在2月20日舉行的虛擬投資者會議上，SK海力士向高盛透露了儲存市場的最新動態。SK海力士在高盛電話會上釋放強烈訊號：儲存行業已全面進入賣方市場。受AI真實需求驅動及潔淨室空間受限影響，今年儲存價格將持續上漲。公司透露目前DRAM及NAND庫存僅剩約4周，且沒有任何客戶能完全滿足需求。隨著2026年HBM產能售罄，標準型DRAM的極度短缺正顯著提升供應商議價權，產業鏈已開啟長期合約談判以鎖定未來供應。在AI需求爆發與供應瓶頸的共振下，儲存晶片正全面進入“賣方市場”，海力士明確表示今年所有客戶的需求都無法得到完全滿足，價格上漲已成定局。 (芯榜)

邊緣計算和雲端運算對儲存需求的激增，正推動各類應用對大容量快閃記憶體的需求持續攀升。3D NAND技術每12至18個月發佈一次，其擴展速度在替換率和性能提升方面超越大多數其他半導體器件。每推出新一代產品，NAND供應商都能實現讀寫速度提升50%、位密度提高40%、延遲降低以及能效增強。3D快閃記憶體製造商通過堆疊和連接儲存單元來維持這種驚人速度，這些儲存單元通過微小的深溝槽進行連接，且每一代產品都會變得更小更深。一項突破性技術——低溫蝕刻技術，能在僅100奈米的開口中鑽出數十億個深度達10微米的溝槽孔，且具有近乎垂直的輪廓。在注重能效和可持續性的行業中，這些創新蝕刻工具的設計目標是能耗僅為傳統低溫方案的一半，同時將碳排放量降低80%以上。在NAND刻蝕工藝中，關鍵挑戰在於如何在保持合理刻蝕速率的同時，確保從溝道頂部到底部的垂直輪廓均勻。建模技術在最佳化工藝配方方面發揮著日益重要的作用，以確保儲存孔內部的垂直輪廓無CD變化、無彎曲變形、無孔形畸變。即便資料集有限，人工智慧也能助力最佳化這些特徵的輪廓。這些儲存孔輪廓之所以至關重要，是因為其均勻性直接關係到NAND性能——具體表現為讀寫速度和程式設計/擦除效率。3D NAND晶片的主要生產商包括三星電子、西部資料、Kioxa（東芝旗下）、SK海力士等企業。通過採用更薄的二氧化矽與氮化矽交替層疊結構（ON），每代產品可增加30%的字線數量。隨後，深反應離子刻蝕（DRIE）技術會在晶片表面鑽出數十億個高縱橫比圓柱體（縱橫比超過50:1）。DRIE反應器能優先實現離子垂直定向，從而建構深溝槽隔離、矽通孔、MEMS腔體等垂直結構的平行排列。在NAND快閃記憶體中，若這些特徵的原子級輪廓與目標參數存在微小偏差，就會導致器件電學性能下降，不僅降低良率和性能，還可能影響可靠性。在100奈米孔徑、10微米深度的蝕刻工藝中，允許的輪廓偏差僅為10奈米。“若將10奈米的輪廓偏差作為深度的函數來考量，其偏差率不足0.1%，這一表現確實令人驚嘆，”藍思科技全球蝕刻產品副總裁金泰元表示。3D NAND技術的規模化發展路徑主要通過三種方式實現。首先，快閃記憶體單元可採用更緊密的排列方式（x和y方向縮放），或通過垂直連接進行堆疊。自2014年行業從2D轉向3D NAND以來，製造商主要在垂直方向進行整合，同時將邏輯電路置於儲存陣列下方以進一步縮小晶片尺寸（稱為陣列下晶片， CUA）。其次，晶片製造商在不增加面積的前提下，通過提升每個單元的儲存位數實現技術突破——從單位元發展到4位元（四態單元）甚至更高，從而顯著增加電壓狀態的數量。我們是如何走到這一步的？NAND晶片製造商之間的競爭異常激烈，他們致力於在每個製造步驟中實現卓越的均勻性和可重複性。其中關鍵工藝是儲存孔溝槽刻蝕。其他重要的高縱橫比NAND刻蝕工藝包括：槽口，用於隔離字線的蝕刻區域，確保電路正常運作；多層觸點，連接不同金屬布線層的孔洞； 樓梯結構，各層字線的接入通道。垂直溝槽刻蝕工藝完成後，氧化層、捕獲層及多晶矽溝道會沿孔側壁沉積。這種結構常被稱為通心粉溝道。在大多數NAND儲存器產品中，垂直排列的電荷陷阱單元已取代了原先位於源極/漏極上方的浮柵（FG）電晶體。儘管這兩種器件的工作原理相似，但電荷陷阱單元位於柵氧化層（源極與漏極之間）沉積的氮化物層中，本質上是一種內部含有氮化矽陷阱層的垂直MOSFET器件。當完成單元陣列後，晶片製造商通常會製作第二層或堆疊結構，這些結構隨後會被串聯起來。“但要確保貫穿這層約 30µm 厚的堆疊結構的線性直徑，會帶來越來越高的加工複雜度和成本，這對高堆疊沉積和高縱橫比刻蝕步驟提出了挑戰，”imec儲存工藝整合團隊的高級整合研究員薩娜·拉希迪指出。雖然採用多層短層結構可以減輕高縱橫比刻蝕工具的負擔，但也增加了成本和複雜度——特別是因為同一層中的多個儲存孔需要與第二層的孔對齊，以便後續連接。在必須對齊的短層結構與推動刻蝕性能以在ON堆疊中雕刻更深區域之間，存在著權衡關係。目前，NAND晶片供應商正採取雙層堆疊工藝：先在單層中整合儘可能多的儲存單元，再建構第二層。“另一個趨勢是將外圍CMOS電路最佳化到不同晶圓上，通過混合鍵合技術將其連接到儲存陣列堆疊，”拉希迪解釋道，“為控制不斷攀升的工藝成本，業界正推進垂直方向的進一步縮微，即所謂的z軸間距縮微。”為何要採用低溫工藝？傳統反應離子刻蝕工藝中，隨著微小孔洞內材料的不斷去除，刻蝕速率會逐漸下降。2010年代，刻蝕製造商開始探索低溫處理技術（0℃至-30℃），試圖通過低溫工藝與替代化學試劑的結合，既提升反應離子刻蝕系統的處理效率，又能最佳化垂直結構的垂直剖面。通過保持晶圓低溫，高能氟離子和氧離子承擔了去除氧化物-氮化物層及相關雜質的主要任務。“較低的溫度抑制了不必要的側壁刻蝕，同時增強了離子遷移率和轟擊效果，”Lam Research的Kim表示。該超低溫環境是通過在刻蝕平台上使用低溫機以及對晶圓進行氦氣冷卻實現的。從化學機制來看，蝕刻速率的提升源於表面擴散增強和中性物質物理吸附的增加。關鍵在於工藝工程師需要控制孔洞頂部聚合物的形成，這會阻礙離子流到達特徵底部。“通過精準調控晶圓溫度和氣體化學成分來控制孔洞輪廓，這種調控方式利用了蝕刻側壁上中性物質從化學吸附向物理吸附轉變的溫度依賴性特徵，”金解釋道。所需的蝕刻深度持續增加。TEL的Yoshihide Kihara及其同事估計：“對於未來具有超過400層的代際產品，為了維持當前的雙層堆疊結構，至少需要 8µm /層深度的儲存通道孔蝕刻。”[2]替代化學技術在降低碳足跡的同時實現了更快的蝕刻速率和孔深。TEL補充道：“通過使用氫氟酸氣體進行蝕刻，可以大幅降低傳統氯氟烴氣體的分壓，因此與第一代低溫工藝相比，溫室氣體的碳足跡可減少84%。”該公司還發現少量含磷氣體（三氟化磷）可作為催化劑促進氫氟酸與二氧化矽之間的反應，在低溫操作下提高蝕刻速率。低溫蝕刻技術的必要性已顯而易見。金指出，藍思科技已在3D NAND應用的量產晶圓廠中安裝了1000個腔室。RIE可採用兩種反應器類型——電容耦合電漿體和感應耦合電漿體系統。通常，ICP更為常見，因其兩個電極可獨立控制離子能量和離子密度，而射頻偏置功率則加速活性物種進入空穴。目前有多家RIE（反應離子刻蝕）裝置供應商，包括應用材料公司、Plasma-Therm公司、牛津儀器公司和森泰克儀器公司，但在高產量製造的低溫刻蝕領域，藍思科技和TEL公司佔據主導地位。TEL於2023年推出了首款低溫刻蝕機，而藍思科技則在2024年7月推出了第三代低溫刻蝕機。藍思科技的金先生指出，這三代反應器採用了三種不同的化學工藝。成功刻蝕的另一個關鍵要素是用於形成孔洞和狹縫的光刻掩模。晶片製造商使用厚非晶碳硬掩模（通過 CVD 沉積），並在其上旋涂玻璃和光刻膠以形成硬掩模圖案。這種厚掩模能保護在刻蝕過程中應保留的ON/ON/ON區域。Lam Research公司還採用電漿體脈衝技術在刻蝕模式與鈍化模式間切換。刻蝕工藝的副產物至關重要，因其能鈍化側壁，防止特徵結構彎曲。垂直溝槽刻蝕的縱橫比已接近70:1，而向100:1縱橫比的過渡將面臨更嚴峻的控制挑戰。輪廓控制、人工智慧與蝕刻工藝配方建模技術在提升製造精度方面發揮著日益關鍵的作用。以NAND垂直溝道蝕刻工藝為例，其蝕刻配方的最佳化需要考慮30余項可調參數，包括溫度、氣體流量、功率、工藝時長等關鍵指標。由蔡成恩（Cheng-En Tsai）領導的Macronix公司工程師團隊，揭示了一種基於人工智慧的方法，用於最佳化垂直通道（VC）結構中蝕刻後的輪廓，以最小化形狀變形（包括晶圓中心、中部及邊緣區域），以最佳化蝕刻工藝配方，從而降低CD變異。該方法可減少配方開發相關的成本與時間投入。蔡及其同事報告稱：“半導體行業面臨的關鍵挑戰之一是在配方開發初期即實現晶圓消耗最小化，這對成本效益和加速產品開發周期至關重要。”該人工智慧程序能夠最佳化33個蝕刻參數，以降低頂部CD、弓形CD（最寬點）、CD畸變及CD條紋水平的變異。Macronix公司AI輔助調校方法的核心策略，是基於全面資料集對預訓練Transformer模型進行微調。該微調過程通過將機器學習演算法應用於實際晶圓和設計實驗（DOE）分割的小型資料集。“通過將預測的刻蝕參數輸入模型，最終獲得的VC剖面圖使系統能夠以高精度模擬和預測VC結構，”Macronix團隊強調了領域知識的作用。“為提高模型預測的精準性，我們根據領域專家知識設定了特定約束條件的預設參數。這一步驟對最佳化模型輸出至關重要，確保預測結果符合實際可行的刻蝕條件。”通過使用在VC剖面圖10多個深度位置進行的TEM斜切測量，記錄了關鍵尺寸（CD）變化，並由機器學習確定了33個刻蝕參數的最佳化值。“該方法不僅通過生成高精度刻蝕剖面圖提升了刻蝕結構質量，還為半導體行業帶來了顯著的成本節約。通過先進的最佳化技術，AI輔助調諧方法確保最終形成的VC架構在最小化形狀變形和保持對CDs的精準控制方面展現出卓越性能。“最重要的是，新工藝配方顯著降低了特徵失真，這與NAND的性能和可靠性直接相關。”“在初始工藝中觀察到的VC形狀嚴重失真時，會出現明顯的突變閾值電壓，這表明3D NAND程式設計過程中存在性能不穩定現象。”AI輔助蝕刻工藝徹底消除了這種閾值電壓行為，使得器件性能變得可預測且經過最佳化。未來工藝製程面臨怎樣的挑戰？為實現每代產品新增更多ON層，縮小字線間距（現有器件中約為40奈米）是合理選擇。但國際微電子公司（IMEC）研究團隊警示，當NAND製造商在現有材料上持續製程縮小時，將引發兩大物理問題——橫向電荷遷移與單元間干擾。電荷遷移和訊號干擾會降低閾值電壓、增強亞閾值擺動、減少資料保持時間，並增加程式設計/擦除電壓。“當進一步減薄字線層厚度時，電荷陷阱電晶體的柵極長度會相應縮短。結果，柵極對溝道的控制力逐漸減弱，導致相鄰單元間的靜電耦合增強。除了單元間干擾外，儲存單元在垂直方向上的縮小還會引發橫向電荷遷移（或垂直電荷損失）。被困在SiN層內的電荷傾向於通過垂直SiN層遷移，從而影響資料保持能力，”imec研究人員表示。為抑制單元間干擾，工藝改進方案之一是採用低介電常數空氣間隙替代氧化物介質作為字線間隔。值得注意的是，二維NAND器件此前已採用空氣間隙技術。但相較於平面結構，垂直結構中引入空氣間隙的工藝難度顯著增加。Imec近期開發出一種可重複的氣隙方案，該方案在沉積 ONO 堆疊前對柵間氧化層進行凹陷處理。“氣隙通過與字線自對準的方式引入，可實現精準定位並提供可擴展的解決方案。”該方案及其他類似方案將被研究人員和製造商繼續採用，以推進3DNAND的尺寸縮小。低溫蝕刻是RIE工藝的重要發展，它能形成極深極薄的腔體，用於3D NAND器件的垂直接觸、狹縫、階梯接觸和外圍接觸。晶片製造商正在最佳化30多個蝕刻參數，以確保從特徵頂部到底部的CD變化較小的垂直輪廓。隨著這項極具挑戰性的技術不斷拓展，工藝模擬與人工智慧輔助技術可在無需運行數百片開發晶圓的情況下，對配方最佳化發揮重要作用。此舉既節省成本又縮短上市時間。因此，該行業很可能將更多依賴虛擬製造來完成這些及其他關鍵製造步驟。 (銳芯聞)

高盛日前發佈的報告指出，2026-2027年全球儲存器市場將經歷史上最嚴重的供應短缺之一，DRAM、NAND和HBM三大品類供需缺口均大幅擴大。其中2026年DRAM缺口將創15年之最，NAND短缺規模亦達歷史高位，即便消費電子需求大幅下滑，伺服器市場的瘋狂吞噬能力仍將維持緊張格局。在DRAM方面，高盛預測2026年和2027年DRAM供不應求幅度將達到4.9%和2.5%，遠超此前預期的3.3%和1.1%，其中2026年的供應短缺將是過去15年以來最嚴重的一次。主要原因在於伺服器需求的爆發式增長，高盛將2026/2027年伺服器DRAM（不含HBM）需求預期上調6%/10%，預計將分別達到39%和22%。如果將HBM計算在內，伺服器相關DRAM需求將佔全球總需求的53%和57%。NAND市場同樣不容樂觀，預計2026年/2027年NAND供不應求幅度為4.2%/2.1%，這將是NAND行業歷史上最大規模的短缺之一。企業級SSD的需求是主因，高盛將2026年/2027年企業級SSD需求預期上調14%/14%，預計增長率將達到58%/23%，在全球NAND需求中的佔比將升至36%/39%。至於移動和PC端，預計2026年移動NAND需求將首次出現零增長，PC端2026年同樣預計零增長，均為歷史最低水平。而在AI領域不可或缺的HBM方面，高盛將其2027年市場規模上調至750億美元，儘管三星和SK海力士已在全速擴產，但仍趕不上GPU和ASIC晶片需求的增長速度，預計這兩年的供需缺口將保持在5.1%和4.0%的高位。對於PC玩家而言，最近一段時間可謂是最艱難的時期，聯想北美總裁Ryan McCurdy近期公開預警，敦促管道夥伴與消費者立即出手鎖定硬體，否則將面臨更嚴峻的市場局面。McCurdy在接受採訪時表示，若未來3至12個月內有剛性升級需求且對價格敏感，當下正是行動窗口。他透露，目前聯想分銷商與合作夥伴手中的庫存擁有“未來6至12個月內最具吸引力的產品定價”，暗示漲價潮遠未結束。還有一家美國整機商聲稱，硬體正以前所未見的速度從市場消失，長期來看供應短缺將比價格問題更令人頭疼。事實上，DRAM供應緊張預計至少持續到2027年，NAND快閃記憶體同樣不容樂觀，聯想作為全球前三的PC巨頭親自下場喊話，意味著行業下行周期將橫跨多個季度。對於普通玩家而言，2026年並非理想的裝機年份，但對於剛需使用者而言，在價格進一步失控和庫存徹底告罄之前，權衡手中的預算並果斷出手，或許才是最佳選擇。除了PC產品，對於記憶體價格持續走高的情況，有手機供應鏈人士表示，價格一時半會根本不會下來，並且現在記憶體廠商根本不會接受長約，這都給手機廠商的利潤帶來了不小的衝擊。甚至，有國內手機廠商內部人士表示，“現在記憶體價格漲的，我們都不知道怎麼更新產品了，如果儲存不變價格也不變，那必然是利潤受損甚至虧錢，如果一味的讓使用者買單也不太現實，我們甚至都考慮找回曾經的拓展儲存卡方案了。”畢竟2020年之前的手機，儲存都是靠拓展卡來升級的，大家更換起來也沒有什麼壓力，不過由於種種因素限制，這種設計也就慢慢消失了。(深科技)

有預測稱，計畫於明年實現商業化的下一代 NAND 快閃記憶體產品——高頻寬快閃記憶體 (HBF)，將在大約 10 年內超越高頻寬儲存器 (HBM) 市場，而 HBM 是人工智慧半導體的核心元件。2月3日，韓國科學技術院（KAIST）電氣電子工程系金正浩教授在首爾中區新聞中心舉行了“HBF研究內容和技術開發戰略簡報會”，並強調“隨著人工智慧的思考和推理能力變得重要，以及從文字介面向語音介面的過渡，所需的資料量必將呈爆炸式增長”。他解釋說：“如果說中央處理器（CPU）是個人電腦時代的核心，低功耗是智慧型手機時代的關鍵，那麼記憶體就是人工智慧時代的核心。”他還補充道：“HBM決定速度，HBF決定容量。”HBF是一種通過垂直堆疊NAND快閃記憶體來顯著提升容量的記憶體，主要用於長期儲存，與HBM類似。因此，近年來NAND快閃記憶體在半導體行業的重要性日益凸顯。隨著人工智慧代理服務的擴展，作為長期記憶的“鍵值”（KV）快取的作用也日益增強。過去，HBM承擔著這一角色，但越來越多的觀點認為，NAND快閃記憶體更適合承擔這一角色。在本次簡報會上，由被譽為“HBM之父”的金教授領導的KAIST TeraLab介紹了當前人工智慧技術的發展趨勢和記憶體路線圖。金教授是HBM基本概念和結構的構思者和設計者，HBM是韓國率先在全球範圍內成功實現商業化的核心人工智慧半導體技術。當天，金教授公佈了採用HBF的下一代記憶體架構。他展示了多種架構，其中包括一種在GPU兩側分別安裝4個HBM和4個HBF，總容量為96GB HBM和2TB HBF的架構；以及另一種架構，其中兩排分別安裝8個HBM和8個HBF，以處理更大的容量。金教授強調說：“HBM 將作為書架，HBF 將作為圖書館。”他補充道：“在書架上，您可以立即取出並查看您需要的書籍；而在圖書館裡，即使速度慢一些，您也可以一次查看更多的書籍。”金教授預測，由於HBM單靠自身無法滿足爆炸式增長的需求，業界勢必會採用HBF。目前的架構是將最多兩個圖形處理器（GPU）垂直連接，並在GPU旁邊安裝HBM來處理運算；而未來，通過將HBM和HBF結合使用，可以消除容量限制。金教授預測，“當CPU、GPU和記憶體有機地結合在單個基本晶片上的MCC（記憶體中心計算）架構完成時，所需的HBF容量將進一步增加”，並且從2038年起，HBF的需求將超過HBM。金教授表示：“我們正在與三星電子、SK海力士、閃迪等公司就HBF進行技術交流，並與AMD、Google、輝達等潛在客戶公司保持聯絡。”目前，三星電子、SK海力士和閃迪等全球企業正在加速HBM的研發。金教授認為，韓國國內企業佔據了更有利的地位。閃迪目前只專注於NAND快閃記憶體，而三星電子和SK海力士則同時具備HBM和封裝能力。他表示：“未來10到20年，隨著結構性變革的推進，韓國有望在人工智慧電腦領域佔據領先地位。”他補充道：“而HBM正是實現這一目標的基石。”具體來說，SK 海力士正在開發 HBF，目標是明年實現量產；而 SanDisk 於去年 7 月成立了 HBF 技術諮詢委員會。在今年的CES 2025上，NVIDIA也提出了一種解決NAND快閃記憶體瓶頸的方案，即直接連線據處理單元（DPU）和固態硬碟（SSD），將KV快取（即推理過程中積累的先前對話上下文）儲存在大容量SSD中，而不是HBM中。金教授強調，需要通過與NVIDIA、Google和AMD等大型科技公司合作來搶佔市場。金教授表示：“由於HBF工藝與現有的HBM工藝幾乎相同，最終將演變成一場技術速度的競賽。”他補充道：“對於全面商業化而言，那些服務會採用這項技術至關重要。”金教授認為，“繼 HBM 之後，韓國記憶體製造商也必須在 HBF 領域主動出擊，以免在人工智慧市場失去影響力”，並補充道，“以記憶體為中心的人工智慧時代即將到來”。兩大巨頭，挺進HBF隨著人工智慧市場轉向推理，三星電子和SK海力士正在開發高頻寬快閃記憶體（即所謂的高頻寬記憶體的擴展），儘管它們在人工智慧記憶體競賽的下一階段的策略有所不同。由於 HBM 現在是 AI 晶片的關鍵元件，這兩家韓國儲存器製造商正尋求在下一代儲存器周期中搶佔先機。一位要求匿名的業內人士表示：“由於需求疲軟和價格下跌，NAND 市場一直處於低迷狀態，但 HBF 一旦實現商業化，可能會在人工智慧資料中心開闢新的需求基礎。”據業內人士周三透露，三星電子和SK海力士在HBF（高頻寬快閃記憶體）領域採取了不同的策略。SK海力士堅持以HBM為核心的戰略，同時將基於NAND的HBF定位為一種補充解決方案。相比之下，三星則被視為正在重新定義這項技術在更廣泛的AI記憶體和儲存架構重組中的角色。HBM專為超高速計算而設計。而HBF則作為大規模資料儲存和高效傳輸的支撐層。它的速度約為HBM的80%到90%，容量卻是HBM的8到16倍，功耗卻降低了約40%。對於大型AI訓練和推理伺服器而言，HBF被廣泛認為是能夠緩解HBM瓶頸的“中層記憶體”。其主要優勢在於處理能力。HBM優先考慮處理速度，而HBF可以在更低的成本下實現高達10倍的處理量擴展，使其成為解決HBM價格和處理能力雙重限制的理想選擇。從結構上看，HBF 是通過堆疊多層 NAND 快閃記憶體製成的，類似於 HBM 由堆疊式 DRAM 構成。第一代產品預計將堆疊 16 層 32GB 的 NAND 快閃記憶體，總容量約為 512GB。SK海力士在上周的財報電話會議上表示，正在開發HBF作為HBM的延伸技術。這家晶片製造商計畫明年開始量產HBF，並正與SanDisk合作開發下一代基於NAND快閃記憶體的儲存器以及相關的國際標準化工作。SK海力士的核心研發方向是AIN B，這是一種採用堆疊式NAND快閃記憶體的頻寬增強型設計。該公司正在探索將HBF與HBM結合使用的方案，以幫助彌補人工智慧推理系統中的容量限制。此外，SK海力士還通過與全球科技公司合作以及參與開放計算項目（OCP）的活動來拓展其生態系統。與此同時，三星電子正著力推進人工智慧記憶體和儲存架構的全面革新。在近期舉辦的全球儲存盛會上，該公司概述了人工智慧基礎設施的需求——包括性能、容量、散熱和安全性——並推出了一種整合記憶體和儲存的統一架構。三星正利用其晶圓代工部門的邏輯設計和工藝專業知識，研究如何提高下一代基於 NAND 的解決方案的控制性能和電源效率。業內觀察人士認為，三星此舉旨在圍繞人工智慧推理環境重塑下一代記憶體和儲存格局（包括 HBF）。另一位要求匿名的業內人士表示：“隨著人工智慧需求的持續增長，記憶體市場的重心正迅速從傳統的DRAM和NAND轉向高頻寬產品。”“未來兩到三年內，領導地位的競爭可能會加劇，尤其是在 HBF 和第六代 HBM4 等技術方面，這些技術將成為未來資料中心基礎設施的關鍵組成部分。”據證券公司預測，HBF市場規模將從2027年的10億美元增長到2030年的120億美元。HBF能夠在提升頻寬的同時擴展容量，因此被視為滿足人工智慧資料中心日益增長的需求的關鍵技術。不過，考慮到HBM（於2015年開發）用了七到八年時間才獲得市場認可，HBF也可能面臨漫長的發展階段。即便如此，分析師指出，NAND快閃記憶體行業似乎正處於更廣泛變革的早期階段。韓國科學技術院電氣工程學院教授金鐘浩（Kim Joung-ho）是 HBM 基本結構和概念的先驅，他周三在首爾舉行的新聞發佈會上表示，從 2038 年開始，對 HBF 的需求將超過對 HBM 的需求。“當以記憶體為中心的計算架構（其中 CPU、GPU 和記憶體有機地整合在單個基本晶片上）完全實現時，對 HBF 的需求量將顯著增加，”Kim 說。業內人士預計，輝達的新平台將採用HBF技術。這位教授強調，繼HBM之後，三星和SK海力士等韓國記憶體製造商也必須在HBF領域佔據領先地位，才能保持在全球人工智慧市場的影響力。 (半導體芯聞)

一場儲存熱潮，不僅讓三星與SK海力士賺得盆滿缽滿，也讓資本市場的天平發生了一次微妙的傾斜。2月3日，三星電子與SK海力士合計市值達到1.14兆美元，略微超過阿里巴巴和騰訊在港股合計1.07兆美元的市值。三星與SK海力士是目前韓國市值最高的兩家公司，前者今日大漲11%，後者漲幅超過9%；今年以來，它們的累計漲幅均接近40%。另一邊，在總市值上暫時落後的阿里與騰訊，市場普遍認為，今日下跌主要與一則網際網路增值服務將被“加稅”傳言有關。不過追根溯源，這或許是外界對相關稅收調整政策的誤讀。阿里與騰訊同日收盤跌幅均分別收斂至1.41%與2.92%；今年以來，阿里累計漲幅12.75%，騰訊微跌3%。在這背後，更重要的推動力自然還是席捲全球的儲存缺貨潮。如今，以HBM為首的儲存晶片已成為AI基建中不可或缺的部分，同時，願意支付溢價的大型雲廠商帶來的需求，進一步推高了儲存巨頭們的業績。在DRAM和NAND雙雙出現創紀錄短缺的背景下，三星和SK海力士獲得了前所未有的定價權。高盛集團亞太區首席股票策略師Timothy Moe則預計，今年韓國股市約60%的盈利增長將來自半導體行業。在暫時不同的股價走勢背後，也是在AI領域選擇的不同發展路徑。富時羅素全球投資研究主管Indrani De指出，中國的優勢在於龐大的製造生態體系，這意味著可以非常迅速地實現規模化；韓國則專注於硬體領域，建構結構性優勢。富蘭克林鄧普頓全球投資的投資組合經理Yiping Liao也給出了類似觀點：“韓國高度聚焦於科技供應鏈中的某一個特定環節，而中國則更像是在試圖建構一個端到端、完整覆蓋的AI技術體系。”換言之，兩種路線中，一條專注於關鍵環節的技術深度與掌控力，另一條則偏向於系統整合與市場應用的廣度。更值得注意的是，在事關AI熱潮的全球討論中，阿里、騰訊這些網際網路大廠更頻繁的比較對象，是微軟、Google、Meta等矽谷巨頭們，對比維度也更聚焦於資本開支、AI變現等。在過去幾天，國內幾家網際網路巨頭都已陸續部署2026年發展規劃，AI均是核心發力點。例如騰訊創始人馬化騰表示，未來將大模型和AI 產品以一體化的方式來考慮，持續提升產品長期競爭力與使用者體驗；阿里提出“通雲哥”新概念，即“雲+AI+晶片”三位一體發展，充分發揮全端優勢；字節CEO梁汝波明確，2026年公司在AI上要“勇攀高峰”，短期核心目標聚焦豆包/Dola助手的應用落地。與此同時，隨著春節臨近，AI流量戰也已升溫：此前字節跳動旗下火山引擎已官宣成為央視春晚獨家AI雲合作夥伴，豆包將同步上線多元AI互動玩法；元寶、文心、千問也宣佈將於春節期間派送現金紅包，全力搶佔節日流量入口。長期而言，相較於將自己暴露於儲存晶片供需周期之中的韓國晶片廠商，中國網際網路巨頭在應用層面的優勢，或許能為自身提供更長期、更穩定的增長支撐。 (財聯社AI daily)

外媒在近一段時間的報導中已多次提到，去年下半年持續上漲的儲存晶片價格，在今年仍將持續，已有多家市場研究機構給出了持續上漲的預期，終端裝置製造商也將因此面臨更大的成本壓力。而從外媒最新的報導來看，儲存晶片的價格，如市場研究機構此前預計的那樣仍在上漲，1月份的價格較去年12月份就有明顯上漲，DRAM和NAND快閃記憶體均是如此。外媒的報導顯示，在DRAM方面，DDR4這一主要產品的單價，在1月份超過了11美元，自去年4月份以來連續10個月上漲，是有資料記錄以來最高的；PC方面主要的DDR4 8Gb的平均固定合約價格，在1月份是11.5美元，較此前一個月上漲了23.66%。與DRAM相比，NAND快閃記憶體在1月份的漲幅更大，外媒稱1個月飆升超過60%。而外媒在報導中還提到，有市場研究機構預計PC DRAM的合約價格在今年一季度將上漲105%到110%，這大機率也就意味著在他們看來，2月份和3月份的漲幅也不會低。 (TechWeb)

在全球資本市場緊盯 GPU 和高頻寬儲存器（HBM）的同時，NAND 快快閃記憶體儲器正悄然崛起，成為 AI 時代不可或缺的基礎設施資產。摩根大通（JPM-US，簡稱小摩）亞太區科技團隊在近期發佈的研究報告《半導體：NAND——更長、更強的上升周期》中指出，NAND 已進入由 AI 推理全面驅動的全新超級周期，其影響力可能超過以往任何一輪由消費電子推動的周期。過去 20多年，NAND 市場一直受供需波動影響。技術進步降低了成本，但廠商擴產又容易導致價格崩盤。小摩分析顯示，NAND 市場年均潛在成長率過去多在 7%～12% 之間，但預計 2025～2027年，這一數字將躍升至 34%，呈現前所未有的“斷層式”增長。更重要的是，這次增長不是單純靠出貨量堆積，而是“量價齊升”。小摩預計，今年 NAND 混合均價將上漲 40%，到2027 年價格仍能維持高位，僅小幅回落 2%。為什麼AI 推理能成為 NAND 的轉折點？關鍵在於推理階段的特殊需求：訓練階段強調算力和頻寬，HBM 無可替代；推理階段需要即時處理使用者指令，高速調取模型參數，延遲和上下文處理能力至關重要。隨著模型上下文擴展，GPU 內建 HBM 容量已捉襟見肘，行業開始引入 KV Cache Offloading 技術，把部分中間資料解除安裝到外部儲存。這讓企業級SSD（eSSD）從傳統“資料倉儲”升級為 AI 架構中的“二級儲存”，需求迅速增長。2024 年 eSSD 出貨量同比下降86%，刷新自 2012 年以來的紀錄。未來，AI伺服器單機儲存容量預計將超過 70TB，是普通伺服器的兩倍以上。到明年，eSSD 有望佔全球 NAND 需求總量的 48%，超過智慧型手機的 30% 和PC 的 22%，成為第一大應用場景。同時，HDD供應緊張也助推 NAND 上位。Seagate 和 Western Digital 因前幾年市場低迷大幅削減資本支出，導致大容量 HDD 交貨周期延長至兩年以上。面對“有貨優先於低價”的 AI 資料中心規則，客戶紛紛轉向 NAND，尤其青睞性價比提升的 QLC（四層單元 NAND）。雖然SSD 單位成本仍是 HDD 的 6～8 倍，但在能效和空間利用上優勢明顯，適合高密度 AI 資料中心。目前，SSD在“業務關鍵型”儲存領域滲透率僅 19%，還有很大提升空間。小摩估算，SSD 滲透率每提升 1%，即可為NAND 市場帶來約 20 億美元新增收入。值得注意的是，面對強勁需求和價格上漲，NAND 廠商並未盲目擴產。未來三年，產業資本支出佔銷售額比例將降至 15%～16%，遠低於過去十年的30%～50%，2018 年甚至高達 68%。原因在於技術瓶頸：NAND 堆疊層數已突破 300～400 層，刻蝕製程和晶圓應力控制難度極大，混合鍵合技術雖能緩解，但裝置昂貴且良率受限。市場預計，今年全球 NAND 晶圓產量僅增長 3%，而位元需求增速高達 21%，供需缺口將貫穿全年，支撐價格持續上行。原廠動作方面：鎧俠（Kioxia）：CBA 架構優勢明顯，BiCS 8 技術量產推動伺服器業務營收從 2023 年的 20% 提升至2027 年的 61%。SK 海力士（SK Hynix）：憑藉 Solidigm 在 QLC 和 eSSD 超大容量市場的統治力，以及 HBM 與 QLC 雙線優勢，長期看穩健。三星電子：雖然 QLC 佈局稍慢，但大產能和 V9 QLC 加速量產，有望收復失地，股價短期具備補漲潛力。美光（Micron）：推出 232 層 TLC 的 6500 ION 系列，以“性能接近 TLC、價格接近 QLC”的策略受益美國本土資料中心建設。雖然NAND 價格上漲過快，可能推高筆記本等終端 BOM 成本，壓縮品牌商利潤，消費者換機節奏或延緩。但小摩認為，這次由 AI 推理驅動的需求革命與供給剛性深度交織，構成真正的“超級周期”。NAND 已不再是 DRAM 的陪襯，而是 AI 體系中高速“熱資料”管理的基石。 (半導體脈)

快閃記憶體包括NOR Flash（或非快閃記憶體）和NAND Flash（與非快閃記憶體），其中NAND Flash佔據快閃記憶體市場95%以上份額。NOR Flash（或非快閃記憶體）憑藉獨特的技術特性，在工業、汽車等專業領域佔據一席之地。作為非易失快閃記憶體的兩大核心技術路徑之一，NOR Flash歷經數十年發展，在物聯網、汽車電子、AI伺服器等新興場景的驅動下，正從“小眾利基市場”邁向“高成長賽道”。而在這一浪潮中，本土MCU企業的佈局尤為關鍵。以中微半導為代表的本土企業，正憑藉MCU賽道的技術與客戶優勢，加速切入這一高成長領域，推動NOR Flash從“小眾剛需”向“規模化應用”邁進。01什麼是NOR Flash？NOR Flash的發展始於上世紀80年代，1988年相關技術率先由東芝的富士雄研發，後經Intel推動產業化，徹底打破了此前EPROM（Erasable Programmable Read-Only-Memory，電可程式設計序唯讀儲存器）和EEPROM（Electrically Erasable Programmable Read - Only Memory，電可擦唯讀儲存器）一統唯讀儲存器市場的格局。緊隨其後的1989年，東芝推出NAND Flash，二者形成鮮明互補：NOR側重程式碼儲存，而NAND Flash以高儲存密度、低成本為優勢，主導大容量資料儲存。NOR Flash的特點是採用平行定址結構，晶片內執行（XIP，eXecute In Place），這樣應用程式可以直接在快閃記憶體內運行，無需載入至系統RAM，且具備長資料保留時間、耐熱、低功耗、擦寫壽命長（約10萬次）等特性。儘管其儲存密度低、單位容量成本高，寫入與擦除速度較慢，但在小容量、高可靠性、快速響應的場景中具有不可替代性，早期主要應用於功能機等裝置的韌體儲存，如今已逐步拓展至更廣泛的專業領域。而NAND 由於具備極高的儲存單元密度，可實現高儲存密度，且寫入、擦除速度表現優異；其落地應用的的困難在於需要配套專用的系統介面完成快閃記憶體的高效管理。讀寫性能上，NOR 的讀取速度略優於 NAND，而 NAND 的寫入速度則遠勝 NOR。02多領域需求驅動NOR Flash量價齊升隨著物聯網、汽車電子、人工智慧等產業的快速發展，NOR Flash的應用場景持續拓寬，市場需求迎來爆發式增長，推動其從細分領域走向規模化應用。在物聯網與AIoT領域，MCU（微控製器）的應用也越來越廣。早期MCU通過內建EEPROM或外接小容量NOR Flash即可滿足需求，但隨著智能裝置功能不斷豐富，系統升級、音訊儲存、GUI圖片顯示、視訊快取、協議棧等需求催生了更大容量的儲存需求，MCU配套的NOR Flash也逐步向更高容量升級。人工智慧趨勢下，端側AI需求爆發進一步放大了這一趨勢，AI耳機、智能手環、AR/VR裝置、智能音箱、具身智慧型手機器人、AI玩具等終端產品，對儲存的快速響應能力和可靠性要求極高，且多數場景無需大容量儲存，恰好契合NOR Flash的技術優勢。比如，TWS耳機（內建1顆NOR以儲存系統程式碼）、智能手錶/手環（內建/外接1顆NOR）、AR/VR（通常配置1顆NOR）等可穿戴裝置市場快速發展，帶來巨大的NORFlash潛在需求量。汽車電子領域的增長同樣迅猛。數字座艙、自動駕駛（ADAS）的快速發展，推動車載儲存需求持續攀升。NOR Flash的即時啟動（instant-on）特性，使其成為汽車儀表板的理想選擇。相較於NAND Flash，其長資料保留、耐熱、快速啟動程式碼的優勢，完美匹配車載場景的嚴苛要求。而整個ADAS系統對NOR Flash的需求則更大。由於ADAS功能的複雜化正在推動智能感測器的普及，如前置攝影機、成像雷達，甚至雷射雷達，因此需要大量高密度NOR Flash。特別是進入自動駕駛時代之後，每顆攝影機、雷達均需要一顆儲存晶片與其配套使用，攝影機和雷達會將所感知到的路面資訊寫入儲存晶片中，並通過專有演算法對寫入的資料進行運算、分析，快速做出緊急避讓、制動等操作，這一需求只有NOR Flash能夠勝任。AI伺服器的爆發式增長，成為NOR Flash需求的“超級引擎”。HBM4（高頻寬記憶體）技術架構的革新，使得DRAM堆疊層數從HBM3的12層躍升至16-20層，其物理結構與電源管理邏輯更為複雜。NOR Flash承擔著AI伺服器系統初始化、安全啟動和韌體儲存的核心功能，能夠滿足HBM4每層DRAM獨立電源管理與初始化的需求。隨著AI伺服器從HBM3E向HBM4升級，單台裝置的NOR Flash用量從1-2顆增至3-5顆，行業資料顯示用量增幅達50%。在AI訓練叢集中，系統需頻繁、可靠地呼叫底層指令，NOR Flash的低延遲、高可靠性使其成為不可替代的部件。需求的持續火爆也引發了漲價潮。中微半導1月27日發佈漲價通知函稱，受當前全行業晶片供應緊張、成本上升等因素的影響，封裝成品交付周期變長，成本較此前大幅度增加，框架、封測費用等成本也持續上漲。鑑於當前嚴峻的供需形勢以及巨大的成本壓力，經過慎重研究，決定於即日起對MCU、Nor flash等產品進行價格調整，漲價幅度15%~50%。03本土MCU企業佈局NOR Flash的戰略邏輯日前，國內MCU龍頭中微半導正式官宣首款非易失性儲存器晶片CMS25Q40A，以4M bit低功耗SPI NOR Flash產品敲開儲存領域大門，開啟“MCU+儲存”佈局。MCU與NOR Flash是天然“黃金搭檔”。絕大多數搭載MCU的嵌入式裝置，都需要外掛NOR Flash儲存程序。這一天然協同性，也推動了本土MCU企業紛紛切入NOR Flash領域，成為產業發展的重要趨勢。NOR Flash與MCU在半導體設計及製造工藝層面具備天然共通性，二者同屬嵌入式系統核心晶片，均需攻克低功耗設計、高可靠性保障、嵌入式儲存最佳化等關鍵技術。企業依託在NOR Flash領域沉澱的工藝經驗、IP資源儲備及客戶管道優勢，可高效推進MCU產品研發，落地“儲存+控制”平台化戰略，顯著降低研發成本與市場風險。這一戰略已得到多家企業實踐驗證：兆易創新、恆爍股份均明確將自身定位為“儲存+控制”領域服務商，借助NOR Flash的管道協同效應拓展MCU業務；普冉則推行“儲存”與“儲存+”雙輪驅動戰略，一方面持續完善原有儲存產品線的全系列佈局，強化工藝性能領先優勢，聚焦中高端工控、車載客戶拓展及新增領域增量機會，為市佔率提升築牢產品根基；另一方面，“儲存+”類股下的MCU與VCM Driver產品快速打響品牌知名度，實現業務持續高速增長。本土MCU企業佈局NOR Flash有三大原因：一是完善產品生態，強化客戶粘性。MCU作為智能裝置的核心控制晶片，通常需外掛儲存晶片儲存程式碼、配置參數等關鍵資料。若MCU企業實現NOR Flash自主供給，可建構“MCU+Flash”一站式解決方案，不僅能有效降低客戶採購成本及供應鏈管理難度，更能通過產品協同繫結客戶需求，顯著增強客戶粘性。二是拓展業務邊界，挖掘新增量。儘管NOR Flash市場規模不及DRAM、NAND Flash，但在汽車電子、工業控制、物聯網裝置等領域具備不可替代性，尤其適配小容量、低功耗應用場景。MCU企業可憑藉既有的客戶資源與技術積累切入該領域，突破原有業務邊界，挖掘細分市場新增長點。三是把握國產化機遇，搶佔細分市場。全球NOR Flash市場長期由華邦、旺宏等國際廠商主導，近年來國產企業市場份額逐步提升，國產替代趨勢顯著。MCU企業可順勢而為，以中小容量產品為切入點，避開與頭部廠商在高密度、車規級產品上的直接競爭，精準搶佔細分市場份額。當然，新進入者也面臨不小挑戰：NOR Flash市場已形成兆易創新、普冉股份等頭部企業，新玩家需在性能、成本、可靠性上實現突破；產品系列化需持續投入大量研發資源，可能影響MCU傳統業務的迭代速度；同時，市場受產能、需求波動影響較大，價格起伏可能衝擊企業盈利能力。不難看出，MCU企業佈局NOR Flash，是依託技術協同、把握國產化機遇的戰略選擇，已成為近年來半導體行業的重要發展趨勢，同時也需應對市場競爭與資源分配等多重挑戰。043D NOR快閃記憶體：非易失性儲存革命為了適應人工智慧、智能汽車等產業發展，HBM、HBF、HBS等各類堆疊方案層出不窮。而在NOR Flash領域，這些應用也對更高密度、更快訪問速度和更高可靠性的快閃記憶體提出更高要求。傳統2D NORFlash已近接物理和性能極限，其平面架構限制了其可擴展性。3D NOR Flash通過垂直堆疊儲存單元，徹底解決了2D架構的可擴展性難題。以旺宏電子（Macronix）的產品線為例，2D NOR Flash單裸片最大容量僅為512Mb，若需更高密度需採用多裸片系統級封裝（SiP）；而3D NOR Flash單裸片容量可達到4Gb，儲存密度實現跨越式提升。這一特性使其成為有限物理空間內需要大量非易失性儲存場景的理想選擇，能夠減少終端裝置對eMMC和NAND等多儲存器件的依賴。除了儲存密度的提升，3D NOR Flash還具備更短的訪問延遲，顯著最佳化了裝置啟動性能，這對於汽車儀表板、AI伺服器等需要近乎即時訪問儲存資料的應用至關重要。隨著3D NOR技術的成熟與量產，其將進一步滿足汽車電子、AI伺服器等高端場景的高性能需求。從技術迭代到需求爆發，從本土突圍到產業升級，NOR Flash在多領域剛需的推動下，成為半導體產業中極具增長潛力的黃金賽道。未來，隨著3D NOR等技術的持續突破，以及國產化處理程序的加速，NOR Flash市場將迎來更為廣闊的發展空間。 (半導體產業縱橫)