摩爾定律止步28nm

在動態的半導體技術領域，圍繞摩爾定律的持續討論經歷了顯著的演變，其中最突出的是MonolithIC 3D 首席執行官Zvi Or-Bach於2014 年的主張。他關於電晶體成本縮減在28 nm 達到關鍵節點的說法引起了廣泛關注。

最近，Google的Milind Shah 在IEDM 2023 的短期課程中驗證了這一說法。這一明確的說法“晶體管成本縮放(0.7 倍) 在28 奈米處停滯不前，並且一代一代之間保持持平”，這證實了先前的說法。最初在2014 年的公眾觀點和部落格中預見了摩爾定律的結論。

儘管成本擴展停滯不前，為什麼業界仍在推動更小的晶體管，目標是令人難以置信的1 nm 節點？答案在於系統級的好處。正如NVIDIA 首席科學家Bill Dally 的圖表所示。

這反過來又推動了CPU 和GPU 等領先運算設備達到甚至更大尺寸的趨勢。對更小節點的追求使得晶片上的組件整合更加緊密，從而進一步提高效能和效率。

不幸的是，邏輯和記憶體（DRAM、NAND）製造流程非常不同。因此，它們是在不同的晶圓上生產的並且不能通過縮放來整合。更糟的是，SRAM 位元單元縮放已停止在5 奈米節點。

AMD 和台積電似乎都 了解這些趨勢，並在過去幾年中採用了混合鍵合技術，以實現未來運算效能的進步。

雖然目前的實施（例如AMD 的3D V-Cache）是充分發揮3D 整合潛力的墊腳石，但仍存在重大障礙。其中包括架構思維的根本轉變，從傳統的邊緣互連轉向新穎的3D 整合方法。此外，要廣泛採用，還需要在系統級冗餘、晶圓級整合、甚至片上射頻網路方面進行創新

拯救摩爾定律的終極辦法

正如IMEC 負責計算擴展的邏輯副總裁Julien Ryckaert所說：「整個半導體產業目前正在經歷一場巨大的變革。十多年來，很明顯，受摩爾定律（更具體地說是登納德定律）啟發的尺寸縮放不能用作預測CMOS 技術節點未來的晴雨表。”

這源自於我們現在稱為「縮放牆」的幾個因素。不僅擴展CMOS 組件的特徵尺寸變得極其困難和昂貴，而且產業在其複雜系統中也面臨嚴重的功率和速度障礙。

在技​​術層面，新的裝置架構和縮放助推器——由設計技術協同優化(DTCO) 支援——可以在接下來的幾個CMOS 節點中保持一定的面積縮放。但是這些將不可避免地失去動力，或至少不足以提供未來應用程式的系統擴展期望。

在架構級別，複雜的記憶體層次結構、多核心和多執行緒以及單一系統單晶片(SoC) 或小晶片中的核心專業化(xPUs...) 已成為克服這些擴展的方法牆。

「我們今天面臨的問題是，早期的創新很少是真正的系統架構到技術優化循環的結果。向前邁進的最大挑戰將是解決可以解決主要係統擴展瓶頸的正確技術成分，以及探索一些技術中斷如何能夠實現新的計算方式。這就是系統技術協同優化(STCO) 框架的目的。」Julien Ryckaert接著說。

在IMEC看來，由於自身需要在定義未來技術方面處於領先地位，因此他們現在必須透過系統擴展挑戰來豐富其技術路線圖。這種演變從根本上意味著我們需要跳脫傳統的「通用」技術產品，接受這樣一個事實，即解決方案是由如人工智慧、高效能運算(HPC)和擴增實境/虛擬實境等特定應用需求驅動的。

此外，最佳系統實施將是跨多種技術（例如極端CMOS 邏輯縮放、高級3D 封裝、新型儲存元件甚至Si 光子學）的微妙優化的結果。到目前為止，這些不同的技術研究活動是分別進行的，每個活動都有自己的DTCO 研究和路線圖。

為了為系統驅動的擴展過渡做好準備，IMEC重組了核心項目，並將所有DTCO 活動整合到一個項目中，該項目將研究所有核心技術項目中的技術到電路優化，並用STCO 計劃補充了這個DTCO計劃，這將確保DTCO 研究和系統應用空間之間的連結。

「此STCO 計畫的目標是以自上而下的方式將未來的系統需求和瓶頸轉化為技術需求。它還將探索利用獨特和新穎的技術能力啟用新架構的可能性。」Julien Ryckaert說。

據他所說，在IMEC的每個核心技術專案中，都開始了獨立的研究活動，這些活動已經需要一定程度的系統性評估。

一個很好的例子是其在2022 年VLSI 研討會上展示的背面供電網路。這項工作是3D 程式活動和邏輯活動共同開發電力傳輸系統解決方案的結果。背面技術嚴重影響邏輯縮放路線圖，因為它需要3D 技術功能，例如晶圓處理和矽通孔(TSV) 處理。但要了解背面供電網路為何以及如何帶來真正的系統效能優勢，需要評估其在更複雜環境中的行為，並深入研究系統配置。

另一個例子是新興記憶體，其中一些預計將取代片上SRAM。這樣的記憶體方案必然會影響邏輯縮放路線圖，只能在系統模擬架構中進行評估。更不用說其中一些記憶可能會以3D 方式堆疊。

當我們開始為這些範例解決系統級挑戰時，我們很快就意識到，對於每個範例，所有技術解決方案都相互糾纏在一起。很明顯，邏輯、記憶體和3D 程式中的技術研究不能再在單獨的「孤島」中處理：它必須同時完成並由系統應用程式目標驅動。

「好消息是我們不是從頭開始，因為我們已經有許多從系統角度分析的研究活動。我們現在需要的是將這些活動組織成一個共同的願景，並為它們制定路線圖。」Julien Ryckaert表示。

Julien Ryckaert進一步指出，IMEC的DTCO/STCO 活動圍繞著系統的3 個基本擴展壁進行了闡述：內存/頻寬壁（即，如何以足夠的速度獲取數據以饋送邏輯內核）、功率/熱壁（即，如何有效處理功率傳輸和散熱）和尺寸縮放牆。

IMEC希望能與其合作夥伴一起校準這個研究路線圖，並確保我們正在為業界應對正確的挑戰。這將需要與所有的合作夥伴進行深入討論，而這些已經開始進行。

Julien Ryckaert表示：「儘管人們和我們一樣認為這是一個雄心勃勃的計劃目標，但我們確實看到了圍繞這項倡議的許多興奮。我們必須明智地選擇我們的戰鬥，那些與未來系統擴展最相關的戰鬥，同時利用我們獨特的技術能力。”

在他看來，真正的STCO 研究需要將許多學科整合在一起，每個學科都處理廣泛不同的規模，並在不同的抽象領域中運作他們的科學。一個真正的挑戰是在不遺失關鍵資訊的情況下，建構從一個域到另一個域的一組適當的抽象層。這是從上到下和從下到上傳播訊息以執行完整系統優化的唯一方法。

而要正確地做到這一點，您不僅需要每個領域的所有正確專業知識，而且還需要這些學科彼此密切互動。Imec 擁有獨特的基礎設施，其中大多數學科都在同一屋簷下緊密合作。這有助於思想的交流、訊息的順利傳播以及擴大對結果和解釋的批判眼光。

「我對在這個STCO 領域向前邁進感到非常興奮，因為我們所有人，無論我們來自哪個領域，都明白在未來半導體研究中發揮作用的將是透過STCO 框架。而imec 是這種計畫起飛的合適地點。」Julien Ryckaer說。（芯榜+）

原文連結

https://www.semiconductor-digest.com/moores-law-indeed-stopped-at-28nm/