在全球半導體領域，記憶體一直佔有重要的地位。從最初的DDR到如今的LPDDR5X，記憶體技術的進步一直伴隨著行動裝置效能的提升。面對AI爆發性需求，對資料傳輸速度的需求正變得越來越迫切，智慧型手機領域也在積極回應並探索突破運行AI大語言模型瓶頸。除了NPU加速器的研發外，更高頻寬記憶體也是研發方向。 一、LPDDR6內存，革命性改進 於是，LPDDR6的到來也就順理成章了。 3月11日，根據韓媒etnews的消息，JEDEC固態技術協會在葡萄牙里斯本完成了LPDDR6標準的定稿，並計劃於今年第三季正式發布。也就是說，最新的DRAM記憶體規範－LPDDR6預計在今年底公佈。這將是一項革命性的改進，將為行動裝置帶來前所未有的性能提升。

在動態的半導體技術領域，圍繞摩爾定律的持續討論經歷了顯著的演變，其中最突出的是MonolithIC 3D 首席執行官Zvi Or-Bach於2014 年的主張。他關於電晶體成本縮減在28 nm 達到關鍵節點的說法引起了廣泛關注。 最近，Google的Milind Shah 在IEDM 2023 的短期課程中驗證了這一說法。這一明確的說法“晶體管成本縮放(0.7 倍) 在28 奈米處停滯不前，並且一代一代之間保持持平”，這證實了先前的說法。最初在2014 年的公眾觀點和部落格中預見了摩爾定律的結論。 儘管成本擴展停滯不前，為什麼業界仍在推動更小的晶體管，目標是令人難以置信的1 nm 節點？答案在於系統級的好處。正如NVIDIA 首席科學家Bill Dally 的圖表所示。 這反過來又推動了CPU 和GPU 等領先運算設備達到甚至更大尺寸的趨勢。對更小節點的追求使得晶片上的組件整合更加緊密，從而進一步提高效能和效率。