這次想了半天，還是講講東方算芯吧。

14天前，備受關注的、魏少軍老師的東方算芯終於公佈了消息，主要是為了接下來WAIC世界人工智慧大會亮相，其中包含了三個細節：

1、公佈清華大學長聘教授魏少軍親自出任董事長兼CEO，目前團隊規模已超過500人。

2、截至2026年4月底完成A+輪融資後，東方算芯投後估值已高達122.75億元人民幣，並計畫於今年四季度啟動B輪融資。

3、技術方向上，主打軟體定義+3D堆疊近存計算，而且重點是：基於全中國國產化供應鏈體系推進產品落地，不依賴海外先進製造工藝，意在通過架構創新和供應鏈中國國產化，實現中國國產高端算力晶片的安全可控。

今天下午，東方算芯終於在上海把首顆新品亮相了：軟體定義近存計算3D晶片、AI加速卡巔峰DF1000，以及計算伺服器DFSX QY100P-S。

當然，我沒在現場，所以具體參數還是看的PPT。

根據我看到的路線圖，東方算芯打算一年迭代一款晶片，而且都是全中國國產供應鏈。

其中，DF1000已經開始量產，520 TFLOPs@BF16算力，訪存頻寬6.4TB/s，互連頻寬900 GB/s；今年Q4會發佈二代DF2000，明年Q4會發佈DF3000，2000 TELOPS@BF16、4000 TFLOPs@FP8、8000 TFLOPS@FP4，20 TB/s。

你不可否認的是，這種近存計算和3D堆疊策略，甚至是整個量產節奏，與華為“韜定律”不謀而合。

至於你說這個性能是啥水平呢，以DF3000為例，頻寬架構是核心差異化長板，完全甩開輝達兩代產品——DF3000 互聯相當於3.5 倍 H100，1.78 倍 B200；DF3000 視訊記憶體頻寬相當於5.95 倍 H100，2.5 倍 B200。

所以，在純訓練算力（BF16/FP8）層面，DF3000 等效單張輝達H100 水平，不及 B200，但頻寬更大，所以屬於算力對標 H100、頻寬架構超前 B200 一代的 2027 中國國產 3D 堆疊 AI 晶片；在海量參數大模型場景，頻寬瓶頸消解帶來的實測增益，會抹平算力小幅落後B200的差距。

魏少軍老師非常有名，在半導體行業裡面屬於頂尖等級。

魏少軍是清華大學長聘教授、國際歐亞科學院院士、國家積體電路產業發展諮詢委員會委員，長期從事超大規模積體電路設計方法學、可重構計算架構和通訊專用積體電路技術研究。

魏少軍之前創造了兩家機構：他是清微智能背後技術最早期的項目掌舵人，也聯合創立了超弦儲存研究院。

此次魏少軍親自出任東方算芯董事長兼CEO，其技術路線也直接延續了魏少軍在清華大學移動計算研究中心長達近二十年的可重構計算研究積累。

所謂可重構計算，是一種創新的硬體計算範式。它打破了傳統 CPU 和 GPU “指令驅動”的限制，以及 ASIC（專用晶片）“邏輯固定”的缺點。其核心精髓在於：硬體架構可以像“數字樂高”一樣，根據當前的演算法和工作負載動態改變其物理電路結構。

所以就是這種，重構了架構，也重構了儲存、管理等多個單元，換到超車的方式。

官網顯示，東方算芯的產品涵蓋晶片、基礎軟體、應用軟體、伺服器及大規模叢集系統解決方案：

AI加速卡巔峰DF1000：基於3D近存計算與軟體定義架構的高性能AI加速卡，採用全中國國產供應鏈，遵循OAM 2.0規範，支援大模型訓練、分佈式推理及單機推理。

超節點拓域TY128：128卡無縫互聯高性能AI算力解決方案，專為AI大模型訓練和推理設計。

AI伺服器擎元QY100：訓推一體、超強算力、超高頻寬、海量視訊記憶體，無需額外硬體整合與偵錯，可直接交付。

AI計算叢集慧算HS512：面向算力中心、央國企、大型製造企業等終端客戶群體。

融資呢，東方算芯背後的主要投資人還是清華和上海國資、國家大基金及中國頂級投資機構：

2024年7月天使輪：力合資本、高瓴資本、武岳峰泰、張江高科、上海積體電路產業投資基金等參投；

2025年A輪：國家人工智慧產業基金、上海國投先導、錦秋基金參投；

2026年2月A+輪：雲峰基金、金浦創新、招銀國際、成都高新、上海臨科等參投。

4月底完成新的A+輪融資中，東方算芯的投後估值為122.75億元，國家人工智慧產業基金是其股東；

此外，美團、小米、京東、滴滴等公司旗下基金也參與了東方算芯的融資。

公司計畫於今年四季度啟動B輪融資。

所以這個事情還是挺有趣的，雖然說算力對標H100和B200，但在中國中國國產化層面，東方算芯其實就是對標華為昇騰的。

一個例證在於，今年WAIC公佈的展點陣圖上，華為展台對面就是東方算芯，兩者基本就是跟著對標即可。

這次7月1日新聞稿裡面，東方算芯特意提到了華為韜定律。

2026年5月，華為半導體業務部總裁何庭波發佈"韜（τ）定律"，提出通過晶片架構創新、3D堆疊、軟硬體協同及系統級最佳化等手段，實現晶片單位電晶體密度的等效提升。此前，聚焦AI雲端大算力晶片的算苗科技也在4個月內完成兩輪累計近10億元融資，其3D TokenPU晶片A4E已於6月正式流片。

這次WAIC，華為直接亮相昇騰超節點Atas950 SuperPoD真機，希望能超過去年386那種熱度。

長期以來，全球算力晶片以摩爾幾何縮微為唯一標尺，輝達靠先進製程、高密度電晶體持續拉開性能差距，行業默認追趕路線只有一條：追奈米、堆浮點算力。

華為“韜定律”推翻這套單一評判邏輯，提出以時間縮微、3D 邏輯折疊、全端協同壓縮電路時延，不再把先進製程當作必由之路。

而東方算芯 DF1000 恰好踩中這條換道路徑。

這戳破了一個真相：後摩爾時代勝負不再只看浮點峰值，訪存、互聯帶來的系統時延，才是大模型訓練、MoE 架構真正的性能瓶頸。

韜定律不是紙上理論，而是中國國產算力避開製程封鎖、實現差異化突圍的可落地技術綱領。

而且，從東方算芯身上，你會發現一個新資訊：

經過了兩年的沉澱，無論是華為，還是東方算芯，都可以公佈其中國國產AI晶片進展，包括阿里平頭哥、摩爾線程、壁仞、沐曦、天數，都已經公佈了GPU和AI晶片路線圖。

說明一個事，現在AI晶片行業已經度過了兩年間的最困難時期，雖然說中國國產的產能不一定能跟上，但設計先跟上再說。

現在儲存熱、AI熱、半導體熱，這時候再不發力，等待何時。

最終可以說明，摩爾定律已經失效，中國國產AI晶片不必復刻海外路線，架構創新、Infra創新，足以改寫實際AI算力的落地性能。(智能紀元AGI)

清晨六點，城市還未完全甦醒，我查看了“荒野心智觀察”昨晚一期視訊，於是，決定就近收集整理好荒野的相關視訊，編寫成為以下文字，帶大家走進HBM封裝的微觀戰場。

第一部分：地基與高樓——HBM是什麼，以及它為何必須“站起來”

1.1 從V100講起：算力暴增倒逼的“頻寬革命”

要理解HBM，我們得把時鐘撥回2017年，NVIDIA發佈了劃時代的AI加速卡V100。在此之前，GPU周圍環繞的是傳統的DDR視訊記憶體或GDDR視訊記憶體。它們就像GPU晶片旁邊的“平房區”，資料通過PCB電路板上的長距離走線傳輸。

正如荒野心智媽媽精準概括的對比：

· 傳統DRAM（DDR/GDDR）：平面鋪開，走線長，速率中高但頻寬有限。

· HBM（高頻寬記憶體）：頻寬極大，速率中等。它不追求單根線的極致速度，而是追求把馬路修得極寬。

為什麼AI需要極寬的馬路？ 因為AI大模型在訓練時，成千上萬個平行計算核心都在等著“吃飯”（資料）。如果馬路不夠寬，GPU再快也得餓死。HBM就是那個能同時塞進1024條車道（1024-bit位寬）的資料高速公路。

1.2 解剖HBM：垂直高速公路（TSV）與CoWoS地基

為了讓資料路變寬，工程師做了兩件反直覺的事：

1. 把平房改成摩天大樓：將DRAM晶片一層層3D堆疊起來。

2. 在大樓內部修電梯：這就是TSV（矽通孔）。

如圖【1000019444.jpg】所示，黃色的觸點就是TSV。它像一根貫穿整棟大樓的垂直銅柱，訊號從底層直通頂層，距離從傳統走線的“毫米級”縮短至“微米級”，延遲和功耗呈指數級下降。

我們可以清晰地看到從下往上的CoWoS封裝全貌：

1. Substrate（封裝基板）：最底下的地基。

2. Silicon Interposer（矽中介層）：這是關鍵！因為堆疊後的HBM太精密了，普通塑料電路板精度不夠。必須用一片矽片作為轉接板，上面刻著極其精細的線路（RDL重布線層）。

3. 並排連接：在這塊矽中介層上，HBM堆疊與GPU核心像兩塊相鄰的豆腐塊一樣並列擺放。它們之間通過矽中介層上的微米級線路通訊。

4. 邏輯控制層：HBM堆疊的最底層並不是儲存單元，而是一個控制/緩衝晶片，負責管理樓上那些DRAM層的交通秩序。

· Rubin（未來HBM4）：16層堆疊。

第二部分：物理極限的破壁者——混合鍵合（Hybrid Bonding）

2.1 為什麼傳統的堆疊方式“失靈”了？

當層數堆到16層時，問題來了——高度超標。

HBM有一個硬性物理天花板：不能高於720微米（差不多是一根頭髮絲的直徑）。

過去，三星和海力士依靠TCB（熱壓鍵合）技術，在每一層晶片之間填充一層膠水（底部填充料），並用微小的凸塊（Micro-bump）連接。這在12層時還行，但到了16層，膠水和凸塊佔用的厚度疊加起來，讓總高度“爆表”了。

2.2 銅與銅的直接握手：混合鍵合

這就催生了HBM4時代的核心工藝變革——Hybrid Bonding（混合鍵合）。

【圖：工藝流程變革 晶圓級鍵合 W2W】

如圖所示，這不是一顆顆焊球的融化，而是電介質與金屬的同時融合。

1. 極致拋光（CMP）：將晶圓表面磨得像鏡面一樣光滑，粗糙度要小於0.5奈米（原子等級平整度）。

2. 原子級對準：在常溫下，將兩片晶圓中預設好的銅觸點（Pad）精確對準。

3. 電介質鍵合：先讓兩片晶圓表面的絕緣層（SiO₂）通過范德華力吸附在一起。

4. 金屬擴散鍵合：加熱後，由於沒有凸塊的阻隔，銅原子會直接熱擴散互相滲透，變成一塊完整的銅。

結果： 連接厚度從幾十微米直接壓縮到1微米以下。這為在720微米內塞進16層DRAM騰出了寶貴的空間。

門檻極高： 這對平整度和對準度的要求苛刻到只有台積電、三星、英特爾三家能夠駕馭。

第三部分：媽媽的三連問——概念辨析與投資邏輯

3.1 第一問：TCB新玩家ASMPT股價為何大漲？

· 背景：HBM堆疊從8層向12層、16層邁進的過程中，TCB（熱壓鍵合機）依然是絕對主力（即便是過渡到混合鍵合，TCB在前道工序中仍不可或缺）。

· 痛點：由於堆疊層數變多，精度要求和銲接時間成倍增加，這導致TCB裝置的產能嚴重不足。

· 邏輯：過去高端TCB市場被海外巨頭壟斷。ASMPT作為全球半導體封裝裝置龍頭，其TCB裝置在精度和速度上取得突破，進入了HBM核心供應鏈。股價大漲，反映了市場對HBM擴產受益鏈上游裝置商的價值重估。

3.2 第二問：CoWoS、CoW、InFo、oS到底啥關係？（台積電封裝家）

· CoWoS：整體品牌名。全稱是Chip on Wafer on Substrate（晶片在晶圓上在基板上）。這就是剛才描述的HBM+GPU封裝的那個完整的大框架。

· CoW（Chip on Wafer）：前道工序。指將切好的GPU晶片和HBM晶片，通過微凸塊並排安放在矽中介層晶圓上的過程。

· oS（on Substrate）：後道工序。指將帶著GPU和HBM的整個中介層晶圓切下來，再粘接到下面的有機封裝基板上，最後植上錫球。

· InFo：CoWoS的平價替代版。它沒有昂貴的矽中介層，而是用樹脂材料做中介層。用於蘋果手機A系列處理器，成本低，但性能不如矽中介層。

3.3 第三問：TCB與雷射器為何越來越重要？

在微觀連接戰場上，這兩個是核心武器：

· TCB（熱壓鍵合）：負責堆疊。沒有它，幾十層DRAM根本粘不到一起。隨著層數增加，對TCB的壓力均勻性和熱控制要求指數級上升。

· 雷射器（Laser Grooving/Stealth Dicing）：負責切邊。HBM堆疊時，邊緣應力巨大，容易碎。傳統的刀片切割會導致崩邊。必須用雷射隱形切割先劃一道暗傷，再崩裂，才能保證16層高樓的外牆平整無裂紋。

從2017年的V100到未來的Rubin，從毫米級的PCB走線到奈米級的混合鍵合，HBM封裝技術的演進史，就是一部人類挑戰物理極限、搾取算力效率的微縮戰爭史。   (四十九度心光)

彙整鉅亨號中所有使用「AI加速卡」關鍵字，所發布的內容 (依照時間排序，最新在前，舊的在後)`