🔷從Poly CMP到W Gate CMP，拆解先進節點平坦化核心工藝 🔷高選擇比、低缺陷與精準控柵，成為FinFET製造關鍵能力 當先進製程邁入14nm及以下，電晶體從平面CMOS走向FinFET，柵極也全面邁向RMG（替換金屬柵），一個過去看似只是“把晶圓磨平”的CMP工藝，正在成為決定先進晶片良率的關鍵環節。 最近小編看到一份技術資料，裡面系統梳理了FinFET與RMG製造中的CMP挑戰。從Poly CMP、Poly Open CMP到W Gate CMP，再到缺陷控制、Post-CMP Cleaning以及線上量測與APC控制，可以看到：先進節點下，CMP不僅要“磨得平”，更要精準控制Gate Height、降低Dishing/Erosion，並將顆粒、劃傷等缺陷壓到極低水平。