10月9日，英特爾正式公佈了其代號為Panther Lake的第三代酷睿Ultra處理器，這是首款基於Intel 18A製程工藝打造的客戶端 SoC。與此同時，英特爾還預覽了代號為Clearwater Forest的至強6+處理器，這也是首款基於Intel 18A的伺服器處理器。目前這兩款處理器正在亞利桑那州錢德勒市的英特爾全新尖端工廠Fab 52進行生產，Panther Lake預計將於年底發貨，Clearwater Forest預計將於2026年上半年推出。一、Intel 18A製程關於Intel 18A製程，我們之前已經介紹過多次，這裡再簡單介紹一些核心資訊。首先，Intel 18A採用了全新的環繞柵極 （GAA） 電晶體架構，英特爾稱之為 RibbonFET。與 FinFET 電晶體架構相比，RibbonFET 柵極結構完全包裹在通道周圍（由器件核心的矽奈米片堆疊定義），可以最大限度地減少電晶體關閉時不需要的漏電流。較小的漏電流意味著晶片執行階段浪費的能量更少。英特爾還聲稱，RibbonFET 比 FinFET 對設計人員來說更靈活。可以調整帶狀的數量及其寬度，以根據給定電池的需求定製電晶體的性能特徵。其次，Intel 18A還率先採用了業界首創的 PowerVia 背面供電技術，即將原本位於晶圓正面的供電電路，轉移到晶圓的背面，並在每個標準單元中嵌入奈米級矽通孔(nano TSV)，從而實現了供電線與訊號線的分離，電晶體的供電路徑變得更加直接高效，可以提高供電效率，減少損耗。按照英特爾的說法，PowerVia 可以提升標準單元利用率最多達10％，從而可以提高電晶體密度，並減少最多30%壓降，提升晶片運行頻率最多6％。當然，如果單純使用背部供電，成本也會顯著增加，但是PowerVia是一個完整方案，同時還有一系列配套最佳化，包括減少金屬層、遮罩數量、工序步驟，以及精簡正面工藝等等，使得綜合成本顯著低於傳統正面供電工藝。按照Intel給出的資料，同樣是M0-M2金屬層直接印刷EUV工藝，PowerVia加持的Intel 18A對比Intel 3，遮罩數量減少了44％，工序步驟減少了42％。總而言之，與Intel 3 工藝相比，Intel 18A 在相同的功率下可以實現3%的頻率提高，或者在相同的性能水平下，降低25%的功耗。二、Panther Lake：CPU/GPU性能提升50%，AI算力高達180TOPS作為第三代酷睿Ultra處理器，英特爾稱Panther Lake將具備Lunar Lake等級的能效與Arrow Lake等級的性能，最多配備了16個全新性能核（P-core）與能效核（E-core），相比上一代CPU性能提升超過50%；整合了全新英特爾銳炫GPU，最多配備12個Xe3核心，圖形性能相比上一代提升超過50%；整體的AI性能高達180 TOPS（每秒兆次運算），可以為廣泛的消費級與商用AI PC、遊戲裝置以及邊緣計算解決方案提供算力支援。1、Chiplet設計Panther Lake延續了此前的Chiplet芯粒設計，但是主要的模組做了一些調整，由原來的計算、圖形、SoC、IO四大模組，改成了計算、圖形、平台控製器三大模組，同樣也是由不同的製程工藝製造。其中，Compute Tile基於Intel 18A製程、Graphics Tile基於Intel 3 或台積電N3E製程、Platform Controller Tile基於台積電N6製程。這三大模組通過Foveros Package封裝在Base Tile (Intel 1227.1)之上，此外還有Filler Tile（填充模組）用於保持形狀、壓力的平衡。“晶片需要一個均勻、無腔的表面來讓散熱器位於其頂部。如果不從下方機械支撐散熱器，它可能會彎曲、壓碎、損壞，因此總是希望填充所有可用的模具空間並且不留下空腔，這就是Filler Tile的用途。”英特爾副總裁兼客戶人工智慧和技術行銷總經理Robert Hallock解釋稱。其中，Compute Tile主要是整合了各種計算核心，包括CPU核心、快取、記憶體控製器、NPU 5 AI引擎、Xe媒體與顯示引擎、IPU 7.5圖形處理引擎(DSP)。2、全新CPU核心Panther Lake的CPU核心採用了全新的Cougar Cove P 核、Darkmont E核和Darkmont LPE核，在核心數量上，一個Compute Tile上的CPU核心最多擁有4個Cougar Cove P-Core、8個 Darkmont E-Core，以及4個Darkmont LPE-Core。①Cougar Cove P-Core據介紹，Cougar Cove P-Core針對 18A 製程進行了最佳化，因此英特爾沒有改變寬度或深度，而是最佳化了新核心。因此，將 Cougar Cove P核作為上代Lion Cove P核的演變，效率更高。英特爾在設計 Cougar Cove P-Core時重點關注了 3 個關鍵領域：記憶體消歧（性能更可靠）：當程序被執行時，有載入和儲存。有時它們是相連的，但通常不是。英特爾增強了預測負載和儲存何時連接並使用該資訊正確安排負載的能力。如果做得好，會得到更高的 IPC 和更高的性能。TLB 增強功能（現代工作負載容量的 1.5 倍）：18A 節點能夠擴展核心的某些結構，例如快取，主要結構是 TLB。這允許更複雜的工作負載更快、更可靠地運行。分支預測（提高性能和能源效率）： 借助 Lion Cove，英特爾對分支預測單元進行了一些重大更改，這使他們能夠擁有更大的容量並快速預測，因此即使距離很遠，他們也能夠預測下一個分支。而隨著 Cougar Cove設計進一步發展，底層演算法的變化更加精準。容量也通過多級預測器增加了，這使得它更快，也提供了更低的延遲。預測精度和容量組合，可以帶來更高的效率和性能。Cougar Cove P-Core上的前端具有與 Lion Cove 基本相同的設計層次結構。解碼保留為 8-wide，而 MSROM、uOP 快取和分配也保持不變，分別為 4-wide、12-wide 和 8-wide。Out of Order Engine（無序引擎） 看到INT&VEC域的拆分，及其獨立的重新命名和時間表。該引擎帶有8-wide分配/重新命名單元。②Darkmont E-Core全新的Darkmont E-Core與 Lion Cove 、Cougar Cove 一樣，它建立在之前的Skymont架構之上。Darkmont E-Core具有相同的 26 個調度連接埠，但提供更高的向量吞吐量、更多的 L2 快取以及對奈米程式碼性能的改進，這是在 Crestmont 中首次引入的。Darkmont E核也有類似的分支預測更新，就像上面提到的 Cougar Cove 一樣。因此，Darkmont E核的一些主要變化包括：分支預測（容量增加和精準性提高）：演算法調整以獲得更高的精準性和可以預測和關閉前端的新模式。還有循環流檢測，可以節省能源並提供可靠的性能。動態預取器控制項（工作負載變化的響應能力）： 這提供了更高等級的能效和動態預取控制，從而增強了響應能力。Nanocode 性能（更多指令覆蓋）：英特爾的E核是唯一進行奈米編碼的架構。微碼是 x86 和其他處理器已經做了很長時間的事情，因為晶片在執行複雜指令時必須生成許多 UOP。這是通過微碼或微碼定序器完成的。它是晶片上的一個大 ROM，可以執行這些複雜的指令。借助 Nanocode，英特爾正在採用其中的一些並將它們嵌入到硬體、PLA 和前端中，這使他們能夠解碼微碼 UIP，在本例中為奈米碼，並且可以在每個平行前端叢集中完成。這節省了延遲、頻寬和面積，從而提高了性能。記憶體消除（更可靠的性能）： 這是英特爾 P-Core 和 E-Core 團隊分享他們解決類似問題的發現的地方。Darkmont 帶有一個更新的預測塊，具有 128 字節、更快的“尋找下一個”指令和 96 個平行獲取指令字節。Darkmont 還具有更寬的解碼功能，其中包括比 Crestmont E-Core 多 9 個寬 （3x3） 或多 50% 的解碼叢集、解鎖每個叢集微碼平行性的 Nanocode，以及從 64 個條目增加到 96 個條目的 Uop 佇列容量。無序窗口現在增加到 416 個條目。調度連接埠已增加到 26 個，其中包括 8 個整數 ALU、3 個跳轉連接埠和 3 個負載/周期。雖然英特爾沒有將Darkmont的IPC性能與Skymont 進行比較，但 Darkmont的IPC確實比 Crestmont 提高了 17%，因此與 Skymont 相同。在相同功率下，Darkmont E-Core 的整體性能現在比 Raptor Cove 更快。3、快取和記憶體子系統英特爾對 Panther Lake CPU 的快取和記憶體子系統進行了一些重大更改。第一個變化是它在 L3 快取環上帶來了最多 8 個 E 核，因此 Panther Lake晶片上擁有更大的18MB的L3 快取，可供 Cougar Cove P-Core和 Darkmont E-Core訪問。Panther Lake的LPE-Core的 L2 快取容量現在也翻了一番，達到 4 MB，並且 SoC Tile內有一個額外的記憶體端快取和控製器。Crestmont LPE-Core位於與Compute Tile不同的Tile上，這意味著它們無法具有與Compute Tile的同一L3快取環相同的延遲優勢。Panther Lake記憶體端快取是 SoC Tile上的 8 MB 快取，這是與上一代 Lunar Lake 的一樣的配置。這種 8 MB 片上快取可減少 DRAM 流量和功耗，從而實現更好的延遲和系統頻寬，並為媒體和顯示器等 IO 引擎提供快取。以下是 Panther Lake 上CPU核心的快取配置：Cougar Cove P-Core (Per Core): 3 MB L2 + 256Kb L1Cougar Cove P-Core Sub-Cache: 192KB L1D + 48KB L0DDarkmont E-Core (Per Cluster): 4 MB L2 + 96 Kb L1Darkmont E-Core Sub-Cache: 64KB L1I + 32KB L0D4、調度、執行緒導向器和電源管理英特爾 Panther Lake 再次利用 Thread Director，該導向器旨在處理多混合核心架構，並將正確的工作負載調度到最新英特爾 CPU 內的正確核心。從 Alder Lake 開始，這些 CPU 使用不同的架構，具有不同的性能、IPC 和效率，因此雖然作業系統將保留指導工作負載的最終決定權，但使用 Thread Director，它可以從他們的端指導那個核心是高性能核心，那個核心是最高效的核心。所以 Thread Director 有兩個主要元件，核心端和 SoC 端。核心端發生在 P 核和 E 核上，通過使用大量內部遙測將正在執行的指令集分類為四個不同的類：0 類：標量類型指令，其中 P 核和 E 核之間的 IPS 相似第 1 類：帶 P 核的 IPC 稍好一些第 2 類：基於 AI/CPU 的 AI 特定指令，可提供更高的 IPC第 3 類：不可擴展的工作負載SOC 端或 P 核端是硬體反饋介面表或 HFI。這提供了一個有序列表，列出那些核心性能最高，那些核心效率最高。作業系統讀取此表，在功率調整等重大變化事件的情況下，可以在 P-Core 端實現功率平衡。這允許 OEM使用自己的調度策略，如果他們想首先從 P-Core或 E-Core開始。借助 Panther Lake，英特爾更新了其分類模型，並為作系統的指導提供了最佳支援。這些更改是必要的，因為由於架構改進，舊的分類模型不再適用於 Panther Lake。英特爾還根據當前的工作負載場景擴大了其用例覆蓋範圍。因此，對於 Panther Lake，如果工作適合用例，Thread Director 會從 LPE 核心開始。如果它超過“低功耗叢集”上 LPE-Core的容量，則工作負載將被轉移到 E-Core 上，如果這還不夠，則將工作負載轉移到 P-Core上。需要指出的是，Meteor Lake 將 LPE-Core安放在 SoC Tile上，Panther Lake CPU 不再如此，Panther Lake CPU 將 SoC Tile放在同一個Compute Tile上。下圖展示了如何在 Panther Lake CPU 上的各種工作負載中調度核心。英特爾對其Panther Lake CPU 的 Thread Director 技術所做的最佳化之一是他們從圖形驅動程式中獲取提示。英特爾還推出了一種名為“智能體驗最佳化器”的新電源管理工具，它採用了動態調整實用程序的某些方面以及內建韌體最佳化，如果選擇“平衡”模式並且系統需要更多性能，則無需在 Windows作系統中手動移動電池滑塊，而是可以將電源配置檔案調整為性能模式。此功能可以在類似的功率預算下提供高達 19-20% 的額外性能，並且可以動態擴展。5、單執行緒和多執行緒性能提升根據英特爾公佈的 SPECrate 2017 （INT）單執行緒性能對比圖顯示，Panther Lake CPU 將在與 Lunar Lake 和 Arrow Lake CPU 相同的功率下，可以帶來 10% 的性能提升。在相同的性能水平下，Panther Lake CPU 可以獲得 40% 的功耗降低。在多執行緒方面，Panther Lake CPU 在相同功率下的性能比 Lunar Lake CPU 高 50% 以上；在類似性能水平下，功耗比 Arrow Lake CPU 低 30%。6、NPU5：更多 AI TOPS，支援更多 AI 格式Panther Lake 推出了名為 NPU5 的更新一代的 NPU核心，相比Lunar Lake當中的NPU4，面積和效率都進行了最佳化。英特爾的 NPU 架構包括一個 MAC 陣列，這是一個執行乘法的單元陣列。在上代的Lunar Lake 中，NPU4 在其單獨的神經計算引擎中有兩個 MAC 陣列切片，每個切片有兩個 Shave DSP 及其後端功能。英特爾表示，這是非常低效的，因此Panther Lake採用了全新的NPU5，他們通過包含單個神經計算引擎和簡化後端功能，將 MAC 陣列吞吐量提高了一倍。與上一代Lunar Lake相比，這使得 Panther Lake 每單位面積擁有更多的 MAC。所有 Panther Lake SoC 中的 NPU5 將配備三個 MAC 陣列，其大小是上一代 MAC 陣列的兩倍。有 3 個 NCE、12K MAC、4.5 MB 暫存器 RAM、6 個 SHAVE DPS 和 256 KB 的 L2 快取。這導致 TOPS/面積提高了 >40%。NPU5 的另一個改進是圍繞 INT8 和 FP8 等不同 AI 格式進行了最佳化。這使得 NPU5 成為第一個在其 NPU 上提供 FP8 格式的支援。新架構還使NPU5能夠平行處理不同類型的乘法，例如4096 MAC/cycle INT8、4096 MAC/cycle FP8和2048 MAC/cycle FP16。與 FP16 相比，FP8 的每瓦性能提高了 50% 以上，結果相似。以下是 NPU5 與 NPU4 的微基準測試：至於具體的AI算力，NPU5 可以提供 50 TOPS 的 AI 計算，僅比 Lunar Lake NPU的 48 TOPS高出了2 TOPS，但比 Meteor Lake 和 Arrow Lake SoC 中的 NPU3 和 NPU3.5 有了很大的提升。英特爾表示，Panther Lake SoC平台總的AI算力已經達到了180 TOPS，是當前一代 SoC 中算力最高的，其中 NPU 提供 50 TOPS，CPU 提供 10 TOPS，GPU 提供 120 TOPS算力。7、支援更快的 LPDDR5 和 DDR5在記憶體支援方面，Panther Lake 支援更高速、更大容量的 DDR5/LPDDR5 記憶體。其中，對於 LPDDR5，Panther Lake支援的最大記憶體速度為 9600 MT/s，支援的容量高達 96 GB。對於 DDR5，支援的記憶體速度也提升至 7200 MT/s，支援的容量高達128 GB。與 Arrow Lake 相比，Panther Lake支援的 DDR5 速度提高了 12.5%，支援的LPDDR5 速度則提高了 14.2%。Panther Lake的LPDDR5 速度也比 Lunar Lake 提高了 12.5%，但 Lunar Lake CPU 無法獲得傳統的 DDR5 支援。這是 Panther Lake 的低功耗產品相對於 Lunar Lake 的另一個優勢，使 OEM 能夠靈活地提供這兩種標準。至於封裝記憶體或 MOP 支援，Panther Lake 支援了 PCB 上的記憶體設計，為 OEM 提供了更大的靈活性和選擇，可以為其平台整合正確的記憶體標準、速度和容量，而不是依賴專用和預配置的記憶體類型。而上一代的 Lunar Lake 則採用的是 MoP 設計，這確實為 OEM 節省了成本，但並沒有產生英特爾所希望的成本擴展。除了記憶體支援外，更廣泛的記憶體選擇還為平台提供商提供了不同價位的更廣泛的選擇。也無需加入 PMIC，這進一步降低了 MoP 所需的成本和相關實施。因此，MoP 看起來只是在 Lunar Lake 中獲得的一次性東西，但如果成本規模和設計允許，可能會在未來再次看到它。此外，Panther Lake CPU 還將支援 LPCAMM 標準，雖然目前在發佈時可能看不到這樣的配置。8、無線連接獲得兩項重大升級英特爾為 Panther Lake 平台加入兩項主要無線連接升級。首先是 Wi-Fi7 R2，這是一個名為 Whale Peak 2 的整合 Wi-Fi 解決方案，它是一種帶有專用 PMIC 的封裝解決方案。該解決方案由英特爾 Killer 1775 Wi-Fi7“BE211 CRF”模組補充。新解決方案提供高達 6 GHz 頻段和 320MHz 雙通道寬度、WPA3 安全性和 256 位加密、多鏈路作 （MLO） 支援和 4K QAM。Wi-Fi 7 R2 的一些新功能包括：多鏈路重新配置（跨活動鏈路的動態資源配置和管理）；受限 TWT（基於客戶端類型和優先順序的增強 AP 資源分配）；單鏈路 eMLSR（支援單無線電客戶端 MLO，同時進行 1 對 2 鏈路探測）；P2P通道協調（允許AP為P2P作預留某些通道）。此外， Panther Lake在支援藍牙6的同時，還帶來了藍牙 LE 音訊解決方案，它提供真正的無線立體聲和多流音訊支援，以及更長的配件電池壽命（功耗降低多達 50%）、廣播源的能力、更高速率的音訊採樣（增強的音樂和語音質量）、增強的耳機源切換和改進的可訪問性。雙藍牙的配置，也使得整體的連接性能大幅提升。9、三種晶片配置英特爾的 Panther Lake CPU 將分為三種不同的晶片配置，每個 SoC 都有不同的成本和性能目標。Panther Lake 8核版 = 4 個 P 核 + 0 個 E 核 + 4 個 LPE 核 + 4 個 Xe3 核Panther Lake 16核版= 4 個 P 核 + 8 個 E 核 + 4 個 LPE 核 + 4 個 Xe3 核Panther Lake 16核 12 Xe版= 4 個 P 核 + 8 個 E 核 + 4 個 LPE 核 + 12 個 Xe3 核具體來說，最小的8核版Panther Lake SoC 有4個P核+4個LPE核，英特爾沒有透露其快取層次結構的完整規格，但由於它缺乏具有L3快取且性能更高E 核叢集，猜測該晶片可能只有 12MB 的快取在其四個 P 核之間共享。此外，它包括一個小型GPU，擁有4個 Xe3 圖形核心。該晶片可以使用速度高達 6800 MT/s 的傳統 DDR5 SO-DIMM 或 LPCAMM 記憶體模組，或以高達 6400 MT/s 的速度運行LPDDR5X記憶體。對於儲存和外圍裝置控製器，8核版Panther Lake SoC 上的平台控製器磁貼提供 12 個 PCIe 通道（4個 Gen 5 和 8 個 Gen 4），這足以連接 Gen 5 SSD 以及低端儲存裝置或獨立 GPU。由於其相對較低的GPU核心數量、適度的圖形性能和有限的記憶體速度，我們可能會在更多入門級筆記型電腦中看到這款晶片，這些筆記型電腦優先考慮輕量化和電池壽命而不是絕對性能。16核版Panther Lake SoC相比8核版Panther Lake SoC 主要是增加了8個 E 核。這款計算晶片在 P 核和 E 核上分別具有12MB的二級快取，並具有高達 18MB 的共享 L3快取。GPU方面，則保持了相同的4核心的 Xe3 GPU。最大記憶體支援也升級到 8533 MT/s LPDDR5X 和 7200 MT/s DDR5。其平台控製器Tile具有多達 20 個 PCIe 通道，其中有 12 個 PCIe Gen5。GPU則依然是基於 Xe3 架構的 4 個 Xe 核心，該架構基於英特爾自己的“Intel 3”工藝節點製造。旗艦級的16核12 Xe版Panther Lake在保留了與16核版相同的Compute Tile基礎上，將GPU升級到了12核心的Xe3 GPU，其中還包含了12個光線追蹤單元，使得該版本的Panther Lake圖形性能大幅提升。此外，對於記憶體支援升級到了LPDDR5X-9600，9600 MT/s 速度或 150+ GB/s 頻寬和 LPDDR5x 標準對於更大的圖形單元至關重要。英特爾計畫在今年底發貨Panther Lake，預計明年年初將會有相關AI PC產品首發搭載。三、Clearwater Forest：288核心，IPC性能提升17%Clearwater Forest是英特爾新一代高能效核處理器，即英特爾至強6+。這款處理器同樣基於Intel 18A製程工藝，是現階段英特爾效率超高的伺服器處理器。據介紹，Clearwater Forest最多可配備288個能效核，相比上一代，每周期指令數（IPC）提升17%，在密度、吞吐量和能效方面實現顯著提升，專為超大規模資料中心、雲服務提供商和電信營運商打造，幫助企業擴展工作負載、降低能源成本，並驅動更智能的服務。英特爾計畫在2026年上半年正式推出。作為一款大型伺服器處理器，Clearwater Forest在採用了Intel 18A製程的同時，也延續了Chiplet設計，並通過英特爾的Forveros Direct 3D先進封裝技術整合在一起。Clearwater Forest 也是第一個利用 Foveros Direct 3D 技術的大批次生產 CPU，這是一種先進的封裝解決方案，可在基本活動圖塊上將Compute Tile 和 IO Tile橋接在一起。Foveros Direct 3D 具有 9um 凸塊間距，並使用銅對銅鍵合。它充當具有高密度和低電阻的有源矽內插器，並提供 ~0.05pJ/bit 性能。這意味著英特爾需要花費幾乎零的功耗來在兩個晶片之間移動資料。Clearwater Forest整合了12個Compute Tile（Intel 18A製程）、3個Active base Tile（Intel 3製程）、2個I/O Tile（Intel 7製程）、12個EMIB Tile。該晶片是一個多層解決方案，包含如此之多的小晶片和建構塊，使其成為英特爾的一項工程成就。可以說，通過Clearwater Forest，英特爾將其分解架構和封裝設計提升到了一個新的水平。具體來說，Clearwater Forest的Compute Tile基於新的 18A 工藝技術。每個Compute Tile由 6 個模組組成，每個模組包含 4 個 Darkmont E 核，也就是說每個Compute Tile擁有 24 個 Darkmont E 核心，即 12 個Compute Tile中將包含 288 個 Darkmont E 核心。每個Compute Tile當中的每個模組還打包了 4 MB 的 L2 快取，這意味著每個Compute Tile有 24 MB 的 L2 快取，在 12 個Compute Tile中總共擁有 288 MB 的總 L2 快取。這與 Sierra Forest E-Core CPU 相同，並為提供了整個晶片提供了864 MB L2+L3快取。Clearwater Forest當中的每個I/O Tile上擁有8個加速器，分為兩個組，每組均提供英特爾快速輔助技術、英特爾動態負載平衡器、英特爾資料流加速器和英特爾記憶體分析加速器。在介面支援方面，每個I/O Tile（總共2個）還提供了對於48個PCIe Gen 5.0通道（總計96個）、32個CXL 2.0通道（總計64個）和96個UPI 2.0通道（總共192個）。雖然與Granite Rapids保持不變，但明顯優於Sierra Forest。至於Base Tile，主要用於通過EMIB技術連接到其上方的Compute Tile。每個Base Tile（總共3個）都帶有4個DDR5記憶體控製器，使得Clearwater Forest晶片上總共有12個記憶體通道。Base Tile還打包了一個共享LLC，每個計算圖塊48 MB或每個基本圖塊192 MB。這提供了576 MB的包內LLC。英特爾還分享了Clearwater Forest“至強6+”CPU的一些性能指標。與144核的Xeon 6700E“Sierra Forest”晶片和288核的未發佈的Xeon 6900E“Sierra Forest”晶片進行了比較。英特爾公佈的資料顯示，Clearwater Forest的每瓦特性能表現最佳，甚至達到了288核的Xeon 6900E“Sierra Forest”晶片的1.3倍。與330W的144核Sierra Forest（Xeon 6780E）相比，具有288個核和450W TDP的Clearwater Forest晶片的TDP降低了36.3%，核數增加了一倍，性能提高了112.7%，每瓦性能提高了54.7%。與500W的288核Sierra Forest晶片相比，具有288核和450W TDP的Clearwater Forest晶片的TDP降低了11%，同時性能提高了17%，每瓦性能提高了30%。英特爾至強6+性能和效率圖，比較了Darkmont和Crestmont在500W和330W下的性能和效率，突出了電源效率。總結來說，Clearwater Forest所整合的新的Darkmont E核心，實現了性能提升，IPC提高了17%。與上代的Xeon平台相比，Clearwater Forest的性能提高了1.9倍，效率提高了23%，伺服器整合率高達8:1。 (芯智訊)
