ZEN7能不能十六核呢？知名爆料者twi@9550pro 近日提到了最新的ZEN6核心尺寸的說法，眾所周知這一代第六代ZEN架構有一個重大突破就是其核心數量，從原本一直延續的八核心，增長到十二核心，這意味著物理核心與L3快取容量都增加了50%。而根據爆料者提到的資料，這個新CCD小晶片的面積增加僅5mm²，與現在的ZEN5 CCD相比，變化僅為7%。可以看到，在歷代的ZEN CCD小晶片設計上，76mm²並不是一個突出的數字，在ZEN3時代，每個小晶片為83mm²，那時候AMD使用的是台積電7nm工藝。當前單CCD完整規格的銳龍9700X提供了32MB大小的L3快取，而當迭代到ZEN6 十二核心時，這個L3快取將會來到48MB。而CCD的晶片規劃中，物理核心與快取佔用了絕大部分電晶體，換句話說，AMD終於在台積電2nm工藝上，選擇了大增50%的密度。實際上，ZEN6已經在不久前AMD公佈的霄龍EPYC Venice上應用，在今年初的CES2026上，CEO蘇姿丰女士攜單顆具有256核心的霄龍9006 ZEN6C版本登場。ZEN6C的核心密度比上文的ZEN6密度更為誇張，一顆滿規格的Venice霄龍擁有兩個大型的IOD和八個ZEN6C CCD晶片，這些CCD晶片做到了每顆擁有32個ZEN6C晶片。AMD在會上表示，這些基於ZEN6架構的全新霄龍處理器性能和效率暴增超過70%，線程密度增加超過30%。此外他們還將提供標準的ZEN6架構霄龍，最高可達192核心，擁有16個CCD，而每個CCD提供12個ZEN6核心，以及高達768MB的L3快取。ZEN6叫將為未來多款AMD產品打下基礎，目前其流傳的下一代銳龍代號為Olympic Ridge，而同時ZEN6架構也將應用於下一代APU Medusa Point移動系列。不過這些目前都還是網上傳言，預計AMD會在今年中旬，也就是台北電腦展COMPTEX2026前後，確認進一步消費級的銳龍處理器規格等。 (AMP實驗室)

AMD近日官方公佈了第一份關於Zen6架構設計的檔案《AMD Family 1Ah Model 50h-57h處理器性能監控計數器》，通過性能監視介面了，披露了Zen6架構設計的不少細節。當然，這次講的是EPYC資料中心處理器的Zen6，而不是消費級銳龍，但底層邏輯是相通的。在此之前，我們只知道EPYC Zen6是首個採用台積電2nm工藝的高性能處理器，最多256個核心。最新檔案支出，Zen6架構並不是Zen4/5的漸進式小幅度升級，而是經過了全面翻新，專門為高吞吐量設計的更寬架構，擁有8個寬度的指令調度引擎(蘋果9個寬度)，當然繼續支援SMT同步多線程。Zen6重點增強了對向量(向量)運算、浮點運算執行狀態的監測能力，顯然非常重視密集型數學運算負載。Zen6核心還配備了特殊的計數器，用於統計閒置調度窗口、後端流水線阻塞、線程選擇損耗等，再次印證Zen6架構上對更寬發射技術與SMT仲裁機制的戰略思路。Zen6依然支援512位完整寬度的AVX-512指令集，相容FP64、FP32、FP16、BF16等資料格式，支援FMA(融合乘加)、MAC(乘積累加)運算，以及浮點-整數混合向量執行，包括VNNI(向量神經網路指令集)、AES(高級加密標準)、SHA(安全雜湊演算法)等。不僅如此，Zen6 AVX-512的持續吞吐量極高，需要借助合併式性能計數器才能實現精準測量。這兩年，AVX-512指令集反而已經成為AMD的殺招，Zen6每個時鐘周期能夠完成的向量運算任務量，更是超出了傳統測量方法的適用範圍，所以才需要新的監視介面。總體而言，Zen6將是AMD首次從底層開始、專為資料中心和AI應用場景打造的微架構，必將成為一款計算利器。至於消費級版本將保留那些特性，實際表現如何，還有待觀察。AMD已經確定明年推出Zen6架構的新一代處理器，EPYC產品會首發台積電2nm工藝，銳龍版Zen6還有很多謎團未公佈，預計下月初的CES展會上會有消息。再往後就是Zen7架構了，代號Prometheus，雖然也沒啥規則可說，但它跟Zen6一樣應該都是AM5插槽的，至少會用到2027年。知名爆料大戶Moore's Law is Dead現在又給出了後面的Zen架構路線圖，Zen8代號Penelope，Zen9代號Nemesis，它們的一大升級就是換用新一代的AM6插槽。此前消息稱AM6插槽將擁有2100個針腳，相比AM5插槽的1718個針腳，增加了22%，但尺寸預計將保持與AM5相同，散熱器也是理論上能相容的。Zen8預計在2029到2030年問世，Zen9則是2032到2033年發佈，屆時應該支援DDR6記憶體及PCIe 6.0插槽了。那時候應該會解決記憶體缺貨漲價的問題了，不然未來的處理器成本本身就很貴，再加上記憶體還是高價的話，那DIY真沒得玩了。(硬體世界)