•
黃仁勳攤牌承認：沒有這款“神器”，輝達Blackwell GPU就不會誕生！
近期，黃仁勳在GTC 2025的3萬字演講轟動科技圈。尤其是輝達Blackwell架構，讓全球CAE軟體廠商正以50倍的效能飛躍，特定場景900倍暴增的驚人算力。然而，鮮為人知的是，這一革命性的GPU架構在研發過程中，卻離不開Cadence的支撐——黃仁勳曾在Cadence LIVE上斷言：“如果沒有Palladium，Blackwell平台就不會存在！”
這一言論並非誇張。隨著AI晶片及高效能運算（HPC）晶片的複雜度指數級增長，傳統的軟體模擬手段已經無法滿足設計驗證的需求。以往，晶片設計師依賴軟體模擬工具進行前端驗證，但當晶片規模達到數百億電晶體，軟體模擬的速度和可觀測性已成為瓶頸，驗證周期被大幅拉長，嚴重影響產品上市時間。
為瞭解決這個問題，Cadence 、新思科技、西門子等EDA巨頭都相繼推出了硬體加速模擬和原型驗證的產品。但是，為什麼黃仁勳表示輝達對Palladium企業原型系統非常「著迷」？與它相伴而生的Palladium 企業模擬系統又如何？A rm、AMD、Meta等客戶怎麼評價兩者的協同價值？
Dynamic Duo III專為數十億門級SoC設計提供最高吞吐量的流片前硬體偵錯與軟體驗證，已被全球最前沿的人工智慧、汽車、超大規模計算、網路及移動晶片企業改採用。據悉，該系統已幫助中國100多家客戶（全球數百家客戶）實現了最高效的流片前硬體偵錯與流片前軟體驗證，協助加速產品上市處理程序。
一、為什麼需要硬體加速驗證？
（1）軟體模擬已難支撐日益複雜的晶片開發
在晶片設計過程中，驗證的主要目標是確保設計邏輯正確無誤，並能在真實硬體環境下穩定運作。傳統的軟體模擬雖然能提供詳細的訊號等級偵錯能力，但是計算速度極為緩慢，難以應對當今複雜度以前所未有速度增長的SoC設計需求，尤其是在AI、自動駕駛和高性能計算（HPC）領域，單靠軟體模擬是行不通的。
現今的SoC動輒包含數百億個電晶體，整合CPU、GPU、NPU等多種計算單元，涉及龐大的晶片網路（NoC）和儲存架構。以GPU等級的晶片為例，僅靠軟體模擬執行完整的系統測試，可能需要數月甚至更長時間。
總結起來，軟體模擬的主要劣勢體現如下三點：
- 模擬速度慢：隨著晶片越來越複雜和龐大，是的傳統模擬的時間越來越長，尤其是在SoC等級，嚴重拖累晶片設計進度。
- 硬體 / 軟體協同驗證困難：現代 SoC 晶片包含複雜的硬體和軟體系統，需要進行有效的硬體 / 軟體協同驗證。然而，傳統軟體模擬難以運行真實的系統級軟體。
- 難以模擬真實的晶片環境：在流片前，能夠在接近真實的晶片環境中，跑更多的系統級測試場景有助於降低系統級bug的風險。
（2）硬體加速驗證成為時代趨勢
為瞭解決上述問題，業界開始廣泛採用硬體加速模擬和原型驗證技術，例如上文提到的Cadence的Palladium和Protium兩款產品，以及新思科技推出的Zebu和HAPS系統，西門子推出的Veloce平台等。
除了軟體供應商的敏銳嗅覺證實外，頂尖半導體企業的實踐也證實了這個時代趨勢：
例如，Arm設計服務高級總監Tran Nguyen曾表示：「頂級模擬技術是Arm成功的關鍵。我們基於Arm 服務器構建的模擬-協同驗證體系，已實現行業領先的驗證吞吐量。最新一代設計的性能提升50%，驗證容量翻倍，為下一代IP及產品驗證提供了強大的流片前支援。」
同樣，NVIDIA硬體工程高級總監Narendra Konda也表達了類似觀點：“借助硬體加速驗證，我們提升了有效容量兩倍、驗證吞吐量50%，並大幅縮短模塊化編譯周期，確保複雜GPU/SoC設計能夠按計劃完成全面驗證。”
NVIDIA硬體工程高級總監Narendra Konda講訴Cadence如何幫助他們克服在設計世界上最大的GPU和SoC晶片時面臨的挑戰。
由此可見，硬體加速驗證已成為晶片產業的主流趨勢，正在助力企業在高複雜度、高效能計算晶片的競爭中佔據先機。
二、 Palladium & Protium如何實現「硬加速」驗證？
在AI晶片動輒包含數百億晶體管的今天，Cadence推出的Palladium和Protium這對"動態雙雄"，就像給晶片設計師配上了超級顯微鏡和時光加速器。這兩套系統分工明確且緊密配合，讓原本需要數月的驗證工作縮短到幾天。
（1） Palladium ：晶片設計的“終極實驗室”
Cadence Palladium 類比平台提供高效能的硬體/軟體協同驗證與調試，支援超大規模SoC 設計。其優點包括超快編譯速度（數十億門的設計規模單日仍可達3次迭代）、高效的在速調試（無需重新編譯）、以及強大的多場景支援（電路級模擬、混合加速、動態功耗分析等），大幅提升前矽驗證效率和調試生產力。
作為最新一代， Palladium Z3最大的突破是它的"超能力"晶片— —每顆模擬處理器整合了超過1000億個晶體管，官方資料顯示，Z3的性能是前代的1.5倍，而且可以支援高達480億個邏輯閘的複雜設計，相當於把整個自動駕駛汽車的計算系統裝進一個驗證平台。
這套系統的厲害之處在於看得深、跑得快。當NVIDIA設計Blackwell GPU時，工程師用它來模擬AI訓練的全過程：既能逐行檢查代碼運行是否出錯，又能即時監測數百個計算核心的協作狀態。例如在測試兆參數大模型時，系統僅用3天就發現了內存帶寬瓶頸——這個錯誤如果用傳統軟件模擬可能需要三個月才能暴露。
（2） Protium ：讓晶片提前“活過來”
Cadence Protium原型驗證平台具備全自動化編譯流程，無需修改使用者設計，即可在數天內完成SoC原型建置。其高效能與超大容量支援數十億門級複雜設計，並提供接近實際運行速度的軟件棧驗證，加速前矽軟件開發與系統驗證。
如果說Palladium是精密實驗室，那麼最新一代的Protium X3就是讓晶片提前進入現實世界的"時光機"。它基於AMD最新自適應晶片打造，運行速度比前代快1.5倍，最高可達真實晶片速度的80%。這意味著在流片前，軟件工程師就能像使用真晶片一樣調試程式。
NVIDIA在開發Blackwell時，曾經遇到一個棘手問題：72塊GPU組成的超級電腦如何有效率通訊？透過Protium X3搭建的虛擬資料中心，工程師提前9個月模擬了實際運行環境，發現並修復了網路協議中的隱患。這相當於在建造摩天大樓前，先在虛擬世界測試了所有電梯和管道的配合。
（3）雙劍合璧的協同效應
這對組合的真正殺手鐧是無縫協作。設計師可以白天用Palladium逐行調試代碼，晚上切到Protium批次測試軟件。 Cadence的獨家技術讓兩組系統共用同一套介面，切換時間從過去的兩周縮短到兩天。Arm公司用這種方法驗證新一代CPU時，測試用例數量直接翻倍，但總時間反而減少了30%。
"這就好比拍電影時，特效團隊和實景團隊能即時共享拍攝進度。"Cadence副總裁Dhiraj Goswami解釋道，"當Palladium在檢查某個電路門是否正常時，Protium已經在測試這個設計能否撐住千萬用戶同時使用了。"
三、 NVIDIA、Arm等企業如何用這對組合縮短驗證周期？
（1） NVIDIA：Blackwell的"數字預演"
Blackwell GPU的設計就像是編排一場萬人交響樂：900億個電晶體要完美協作，還要相容於各種AI軟件。NVIDIA用這套工具完成了三次關鍵突破：
- 架構設計階段：以Palladium模擬了200種不同的緩存方案，最終選出能源效率最佳的方案，讓AI訓練速度提升30%；
- 硬體驗證階段：在Protium上建置了72塊GPU的虛擬叢集，事先驗證了新型封裝技術的散熱效能；
- 軟件適配階段：在流片前6個月就啟動CUDA軟件測試，發現問題立即回傳硬體團隊修改。
這種"邊設計邊測試"的模式，讓Blackwell從圖紙到量產的時間縮短了1/3。黃仁勳感慨："如果沒有這對工具，我們可能需要多花2年時間。"
（2）Arm：IP 設計的“高速公路”
作為晶片設計界的「樂高積木」供應商，Arm 每年要驗證200多種處理器方案。透過Palladium的平行測試功能，他們現在可以同時驗證128個CPU核心的協作狀態－過去需要8個月的工作，現在10天就能完成。更強大的是， Palladium 還能模擬晶片的功耗，幫助客戶事先最佳化設計。最新一代伺服器晶片透過這種方法，待機功耗降低了15%。
「隨著SoC變得越來越複雜，可擴展的驗證工具在流片前進行大規模軟體測試比以往任何時候都更為關鍵。」Arm設計服務高級總監Tran Nguyen 表示，「Cadence 最新的硬體驗證平台和工具正在推動Arm在AI、汽車和資料中心領域的IP設計創新，我們期待這能為雙方的客戶帶來更多價值。」
（3）AMD：驗證生產力的躍升
在高效能運算領域， AMD需要整合多種前矽驗證技術，以應對大規模SoC設計的挑戰。透過Palladium Z3和Protium X3，AMD在模擬與企業級原型驗證之間實現了無縫銜接，大幅提升設計生產力，加速產品上市處理程序。
此外， AMD還與Cadence 深度合作，在Protium X3中整合AMD Versal™ Premium VP1902 自適應SoC，並在Palladium Z3和Protium X3中採用AMD EPYC™ 處理器作為伺服器主機。AMD 資深院士Alex Starr 說：“這種合作讓我們實現了更高的驗證容量、性能與可擴展性，為高性能計算、AI 和資料中心應用奠定了堅實基礎。”
AMD 資深院士Alex Starr在Cadence的採訪影片中稱，他們正在使用 Dynamic Duo 設計其EPYC 伺服器處理器。
四、未來展望：晶片設計的"自動駕駛時代"
隨著AI晶片複雜度每年翻倍，Cadence正在給驗證工具裝上"大腦"：比如智能糾錯，系統能自動識別設計缺陷，像語法檢查器一樣即時提示修改建議；雲協同，工程師可以在亞馬遜雲上隨時呼叫驗證系統，全球團隊共享進度； 3D晶片預演，新一代工具能模擬晶片堆疊時的熱量傳遞，提前預防晶片“燒腦”問題。
Cadence硬體系統驗證研發副總裁Dhiraj Goswami表示：“通過創新的定製化矽片與系統架構，結合革命性模組化編譯偵錯技術（支援每日多次迭代），我們將持續突破技術邊界以滿足客戶需求，助力其攻克全球最複雜的技術挑戰，並將下一代創新構想轉化為現實。”
正如黃仁勳所說： "未來晶片設計師的標配，將是AI助手+超級驗證平台。"當業界開始挑戰兆級電晶體的AI超級晶片時，Cadence的這對"動態雙雄"正在重新定義晶片創新的速度極限——在這個算力決定一切的時代，它們已然成為推動技術革命的隱形引擎。
「沒有硬體加速的驗證，就沒有半導體產業的未來。」從Palladium Z3的模擬核到Protium X3的原型平台，Cadence通過技術迭代與生態整合，不僅縮短了晶片驗證周期，更重塑了設計質量的標竿。而NVIDIA Blackwell的誕生，正是這個價值的最佳註腳——在算力與智慧的黃金時代，硬體加速驗證已成為推動技術革命的「隱形支柱」。 （坤少說）