華為“韜（τ）定律”在國內外引起強烈反響，然而黃仁勳週五在台灣對媒體表示，華為使用這種技術非常好，但台積電使用晶片堆疊和3D封裝技術已經快10年。他的意思是“韜定律”並非範式革命，而是業界一直在用的東西。他兜圈子給韜定律這樣潑冷水，顯得很不大氣。 中國大陸媒體和專家迅速反駁黃仁勳的說法，認為黃仁勳沒有理解“韜定律”是什麼，輕視了華為的探索和總結，他們強調邏輯摺疊和傳統3D封裝，並非一個東西。有文章指出，黃仁勳所說的堆疊是在製造後期儘可能讓不同電晶體貼得更近，華為則是在設計圖紙階段就從根本上縮短了訊號的物理傳輸距離。邏輯摺疊改變的是“訊號本身要走多遠”，而2.5D/3D封裝改變的只是“不同電晶體之間靠多近”。 ▲黃仁勳稱，華為使用這種技術，可以在不將半導體製程線寬變得更細的情況下，把電晶體數量加倍，甚至增加3到4倍。這是一種非常好的技術，但台積電擁有這項技術已經10年。（圖源：路透社） 一些文章還引述了何庭波的論文解釋：邏輯摺疊與傳統的3D晶片堆疊不同之處在於，它是以“非常小的齒輪比”將電路與晶片連接起來，這類似於兩個相互齧合齒輪之間的關係。

近期，華為“韜定律”和邏輯折疊技術火遍兩岸半導體圈。輝達CEO黃仁勳在台北供應鏈晚宴後的一番採訪，更是引發全網熱議。 面對媒體提問，黃仁勳的評價看似客觀中立：承認華為技術實現了重要突破，但直言這對台積電構不成任何威脅，還強調台灣地區的3D堆疊、先進封裝技術，已經深耕近十年，早已成熟領先。 這番話很容易讓人產生錯覺：華為的新技術，不過是台積電十年前就玩透的老套路，只是後發追趕而已。 但剝開表象深究就能發現，這是一場典型的行業頂級認知誤判。

近期，華為提出的半導體全新“韜定律（Tao）”在國內半導體圈引發熱烈討論，這套新技術路線徹底打破了傳統晶片製程迭代邏輯，成為行業關注焦點。該技術主打依託3D堆疊、先進封裝以及架構整合等核心方式，無需依賴EUV極紫外光刻裝置，就能有效提升晶片性能與電晶體密度，業界更是預判其未來可實現媲美1.4奈米等級的運算能力，這也讓市場持續探討，該技術是否會撼動台積電長期領跑的先進半導體技術優勢。 針對行業熱議的“韜定律”，NVIDIA（輝達）首席執行長黃仁勳在近期舉辦的活動上，首度公開受訪回應相關話題。他直言，華為推出的這套技術確實是一次重要的技術突破，具備極高的創新價值。通過晶粒堆疊、混合鍵合等核心技術，華為能夠在不進一步縮小晶片製程的前提下，將晶片電晶體數量提升兩倍、三倍甚至四倍，切實實現了晶片性能的跨越式提升，是一套極具實用性的創新技術方案。 與此同時，黃仁勳也明確表示，華為的這項創新並不會對台積電構成技術威脅。核心原因在於，晶粒堆疊、3D封裝、混合鍵合等相關先進技術，台積電早在近十年前就已佈局研發、深耕落地，目前相關技術體系已經十分成熟、先進，擁有深厚的技術積累和量產經驗。 長江存儲陳南翔近日在行業大會上也表示：認可華為 “韜定律”，呼籲半導體人勇擔重任。他稱讚華為提出的 “韜定律”，認為這是中國半導體給全球產業的貢獻。 (半導體行業圈)

5月29日消息，據台媒電子時報報導，輝達CEO黃仁勳於5月28日在台灣台北舉行的“兆美元晚宴”後接受媒體採訪，談及人工智慧（AI）行業的競爭、雲服務提供商（CSP）自主研發AI等話題。 被問到對華為半導體“韜 (τ) 定律”和“邏輯折疊（ LogicFolding）”的看法時，黃仁勳表示：這對華為來說是突破，但對台積電並不是威脅！ 黃仁勳認為，台積電使用晶片堆疊和 3D 封裝技術已經快 10 年，台積電的技術非常先進。華為使用這種技術，可以在不將半導體製程線寬變得更細的情況下，把晶體數量加倍，甚至增加 3 到 4 倍。這是一種非常好的技術，但台積電擁有這項技術已經10年。 面對CoWoS先進封裝等產能限制，黃仁勳坦言：輝達整個供應鏈到處都面臨挑戰。但他對台灣生態系充滿信心，並透露所有與輝達合作的公司股價在一年內翻了3倍。

5月28日，輝達CEO黃仁勳在台北“兆美元晚宴”後接受媒體採訪，就AI行業競爭及雲服務商自研晶片等熱點話題發表了看法。在被問及華為半導體近期發佈的“韜（τ）定律”和“邏輯折疊（LogicFolding）”技術時，黃仁勳直言，這對華為而言是技術上的重大突破，但對台積電來說並不構成威脅。 黃仁勳解釋道，華為利用晶片堆疊和3D封裝技術，能夠在不壓縮半導體製程線寬的前提下，實現電晶體數量的翻倍，甚至增加3到4倍。他承認這是一種非常優秀的技術路徑，但他同時指出，台積電在相關領域的佈局和應用已接近10年，技術積澱深厚且十分先進。 據悉，華為公司董事、半導體業務部總裁何庭波在5月25日召開的2026國際電路與系統研討會上正式發佈了“韜（τ）定律”。這是中國企業首次在全球半導體領域提出引領產業發展的新原則，隨即引發了行業內的廣泛討論。該定律建構了一個涵蓋器件、電路、晶片到系統層面的多層級協同最佳化體系，並預期到2031年，基於該定律的高端晶片電晶體密度將可達到1.4奈米製程的同等水平。 (TechWeb)

NVIDIA CEO黃仁勳近日抵達台北時表示，NVIDIA對2000億美元CPU市場的預測涵蓋中國市場，顯示在美中科技緊張局勢持續下，NVIDIA仍高度看好中國市場長期需求。 黃仁勳面對媒體提問上述市場預估是否包含中國時，坦言“應該是的”。 隨著能自主執行任務的代理式AI（Agentic AI）快速發展，市場需求正從GPU擴展至CPU。 黃仁勳日前在財報會議中指出，NVIDIA新推出的Vera CPU，將讓NVIDIA切入全新的2000億美元市場，並持續推升AI晶片業務成長。