華為AI晶片新突破：四晶片封裝技術挑戰台積電！

華為近期提交了一項專利申請，涉及一種四晶片封裝設計，這可能用於其下一代AI加速器Ascend 910D。該設計模仿了輝達四晶片封裝的Rubin Ultra，但專利中更引人注目的部分是華為對先進晶片封裝技術的計畫。這表明華為正在開發可能與市場領導者台積電（TSMC）相媲美的封裝技術。這種技術最終可能使華為繞過美國製裁，並更快地趕上輝達的AI GPU性能。

專利描述了一種四晶片封裝處理器的製造方法，雖然不能確定這是否就是Ascend 910D，但結合當前晶片行業的內部消息，可以合理推測該晶片正在開發中。專利中提到的晶片之間的互連方式類似於橋接（如台積電的CoWoS-L或英特爾的EMIB與Foveros 3D），而不僅僅是簡單的中介層。此外，用於AI訓練的處理器通常需要配備多個HBM級記憶體模組，這些模組可能使用中介層級互連。

儘管中芯國際（SMIC）和華為在光刻技術上落後於台積電，但在封裝技術上可能與台積電相當。這將是中國繞過美國出口限制的關鍵發展，因為中國企業可以通過先進封裝技術將多個晶片組合在一起，使用較舊的工藝節點技術，從而實現與領先工藝節點晶片相當的性能。

根據專利和行業消息，Ascend 910D的單晶片面積可能為665平方毫米，四晶片封裝後的總面積為2660平方毫米。每個910B晶片攜帶四個HBM晶片（假設每個85平方毫米），因此910D的HBM記憶體堆疊數量將增加到16個，DRAM的總面積將達到1366平方毫米。綜合來看，生產Ascend 910D處理器至少需要4020平方毫米的矽片面積。按照台積電的標準，這相當於五個EUV掩範本（858平方毫米），該公司計畫在2026年將其引入量產。

儘管此前對華為Ascend 910D的傳聞持謹慎態度，但如今這些傳聞似乎更具可信度。華為確實在開發一款名為Ascend 910D的四晶片處理器，其性能預計將超過輝達的H100。然而，仍需注意，並非所有專利申請最終都會轉化為實際產品。

除了Ascend 910D，華為還 reportedly 正在開發一款名為Ascend 920的未來處理器，預計與輝達的H20競爭。儘管這一命名方案似乎不合邏輯，但鑑於相關報導可能存在一定依據，仍需關注這一動向。 (晶片行業)