5月29日消息，據台媒電子時報報導，輝達CEO黃仁勳於5月28日在台灣台北舉行的“兆美元晚宴”後接受媒體採訪，談及人工智慧（AI）行業的競爭、雲服務提供商（CSP）自主研發AI等話題。
被問到對華為半導體“韜 (τ) 定律”和“邏輯折疊（ LogicFolding）”的看法時，黃仁勳表示：這對華為來說是突破，但對台積電並不是威脅！
黃仁勳認為，台積電使用晶片堆疊和 3D 封裝技術已經快 10 年，台積電的技術非常先進。華為使用這種技術，可以在不將半導體製程線寬變得更細的情況下，把晶體數量加倍，甚至增加 3 到 4 倍。這是一種非常好的技術，但台積電擁有這項技術已經10年。
面對CoWoS先進封裝等產能限制，黃仁勳坦言：輝達整個供應鏈到處都面臨挑戰。但他對台灣生態系充滿信心，並透露所有與輝達合作的公司股價在一年內翻了3倍。
此外，黃仁勳還再度公開呼籲：台灣需要更多能源，無論是晶片廠、封裝廠、電腦廠或AI資料中心都需要電力。同時，他呼籲台灣不能只幫別人打造AI電腦，台灣的年輕人、大學和各行各業更應該帶頭。
華為正式發佈韜定律
日前在 IEEE 2026 國際電路系統研討會（ISCAS 2026）上，華為半導體總裁何庭波正式發佈韜 (τ) 定律，為全球半導體及電子產業發展提出全新演進思路。
其中，利用晶片堆疊技術繞開先進製程瓶頸的思路，更是在市場上引發廣泛熱議。
核心技術邏輯折疊
據悉，邏輯折疊（ LogicFolding）是華為韜定律的一項核心技術，它將原本平鋪在二維平面上的電路，通過三維立體折疊和垂直互連"堆疊"起來，使關鍵路徑走線長度縮短50%-80%，大幅降低了訊號傳播的RC負載。
根據官方實測顯示，相比麒麟9030 pro，麒麟2026的電晶體密度大幅提升了53.5%，達到了的238MTr/平方毫米，這意味著每平方毫米的晶片面積上，可以整合2.38億個電晶體，理論上與Intel 18A工藝持平，接近初代台積電3nm。 (電子技術應用ChinaAET)