CoWoS的瓶頸——矽中介層的"三座大山"正在把先進封裝推向一塊玻璃。
過去五年，台積電的CoWoS（2.5D封裝的代表技術）成了AI晶片的"標配"。輝達A100、H100、B200，AMD的MI300系列，幾乎每一顆高性能AI晶片都離不開它。供不應求，台積電不斷擴產，仍滿足不了客戶需求。
但CoWoS有一個隱藏天花板——它用的矽中介層，性能雖好，但貴、尺寸受限、容易翹曲。這三座山，在大算力晶片時代越來越沉重。
一、2.5D封裝是什麼？
要理解玻璃基板的價值，得先明白AI晶片封裝的特殊需求。
2.5D封裝，就是把多個晶片（GPU和HBM記憶體）並排放在一個"中介層"上，中介層裡有密密麻麻的線路，把這些晶片高速連接起來。CoWoS是台積電實現的2.5D封裝技術，也是目前最主流的方案。
為什麼AI晶片需要這個？因為傳統PCB電路板線寬太粗（幾十微米級），訊號跑不遠、跑不快。一塊GPU需要同時連接4到8塊HBM，頻寬需求達每秒幾TB，只有矽中介層的超細線路才能接得住。
所以，CoWoS成了過去五年AI晶片封裝的"隱形冠軍"。
但這個冠軍的王座並不穩固。CoWoS的誕生本身就是一種"救火"——2008年晶片做大後基板和晶片熱應力不匹配，台積電用矽片做了一層中介層強行轉接，自此開創了2.5D封裝時代。
而現在，這層矽材料也開始拖後腿了。
二、CoWoS的"三座大山"：成本、尺寸、翹曲
第一座山：貴，是真的貴。
矽中介層是一塊單獨的矽片，裡面刻滿微米級線路。矽片本身就貴，12英吋矽中介層單片成本超100美元，佔封裝成本一半以上。加上微凸塊、底部填充、封裝基板等，整套CoWoS封裝成本佔晶片總成本的20%到30%。
對H100這種單價數萬美元的晶片，似乎還扛得住。但如果用到中低端晶片，根本用不起。 而且晶片越做越大，通路越來越多，矽中介層只會越來越貴。
第二座山：做不大。
台積電最先進的CoWoS-L方案最多做到5.5倍光罩尺寸，極限面積約4719平方毫米。5.5倍光罩比巴掌還大，但以輝達B200為例，其封裝面積已達單片矽中介層可承載極限的3到4倍。
下一代Rubin GPU的晶片尺寸更大。矽中介層已經"站不下"了，只能局部矽橋加有機基板"打補丁"，本質已經說明：矽中介層真的做不大了。
第三座山：翹曲——熱脹冷縮惹的禍。
矽中介層的熱膨脹係數（CTE）與矽晶片完美匹配（約2.6-3 ppm/°C），但它下方的有機封裝基板CTE卻大很多（約13-20 ppm/°C）。
想像一塊金屬和一塊塑料粘在一起，加熱後金屬幾乎不動，塑料膨脹明顯——兩者之間的應力會把整個結構掰彎。晶片封裝也是同樣的道理。晶片越大，翹曲越嚴重，良率驟降。
CoWoS-L用局部矽橋加有機基板來降低翹曲，但這種"補丁"解決的是局部，不是根本。
三座山壓下來，業界開始尋找新材料。玻璃基板，就是最被看好的替代者。
三、玻璃基板如何破局？
玻璃基板，在矽中介層力所不及的地方，接過接力棒。
為什麼玻璃比矽更適合做中介層？三點：
第一，玻璃可調CTE，翹曲不是問題。
有機基板CTE 13-20 ppm/°C，矽晶片CTE約2.6 ppm/°C，兩者差了5倍以上。玻璃的可調範圍極寬，典型低CTE玻璃可精確控制到3-5 ppm/°C，與矽幾乎一致。
所以玻璃基板與晶片結合時，溫差幾乎不產生熱應力。大尺寸封裝下，玻璃基板可將翹曲降低80%以上。焊點不易脫落，封裝壽命和穩定性都會顯著提升。
第二，尺寸不受限。
玻璃基板用面板級工藝，做到500×500mm以上。英特爾在NEPCCON Japan上展示的玻璃基板方案，封裝面積已達78mm×77mm，約6006平方毫米，超過矽中介層能做到的最大面積。10層RDL加雙層玻璃加10層堆疊層，承載能力直接翻倍。這對於輝達Rubin等級的大晶片至關重要。
第三，線寬更細，能塞更多線路。
玻璃基板的線寬線距可做到2-5μm。有機基板目前能做的線寬線距一般在10/10μm以上。互連密度更高，在同樣面積下能塞進更多連線。
更關鍵的是訊號損耗。玻璃是絕緣體，介電損耗（Df）可低至0.001-0.003，有機基板的Df約0.01-0.02——玻璃的損耗是有機基板的幾分之一到十分之一。訊號傳得更快、更乾淨。這對於1.6T、3.2T等超高速互聯至關重要。
四、替代、互補、還是共存？
玻璃基板是要完全替代矽中介層嗎？
答案更準確說是——在矽中介層做不好的地方，玻璃是更優的選擇。
矽中介層（台積電CoWoS），技術成熟、互連密度高、已大規模量產，短期仍是2.5D封裝的主力，但尺寸和翹曲問題讓它"到頂了"。
玻璃中介層（英特爾/台積電CoPoS/三星），成本更低、尺寸不受限、無翹曲、低訊號損耗。2026年小批次出貨，2028年滲透加速，是矽中介層在2.5D封裝裡的"接棒者"。
有機基板（傳統封裝），成本低、供應鏈成熟，但高端市場將逐步被玻璃替代，退守中低端。
玻璃基板+矽橋混合方案（英特爾EMIB+玻璃），兼具玻璃的大尺寸優勢和矽橋的超高密度互連，是英特爾的旗艦選擇——不是非此即彼，而是"該用玻璃的地方用玻璃，該用矽的地方用矽"。
國內券商將2026年定義為半導體玻璃基板商業化驗證元年，2028年前後才是大規模滲透的真正時間節點。一場從矽到玻璃的材料升級正在穩步推進。
五、巨頭們都在搶什麼？
玻璃基板的產業化拐點，2026年就已經到了。各方的動作可以濃縮成一句話：英特爾跑得早，台積電在追，三星在測，國內在跟。
英特爾跑得最早。 2026年1月CES上，英特爾發佈了搭載玻璃芯基板的商用CPU: Xeon 6+ Clearwater Forest處理器。產業鏈很多資訊顯示該產品已進入出貨階段，英特爾是進度最快的玩家。
台積電追得很快。 2026年6月，台積電明確表態，CoPoS（台積電版玻璃基板封裝技術）試產線已於2月交付裝置、6月完成建設，計畫2028至2029年產量大幅提升，目標很明確——替代既有的CoWoS，拿下下一代先進封裝的主導權。
三星在悄悄佈局。 三星電機聯合日本住友化學成立合資企業開發玻璃芯材料，同時積極測試將玻璃基板應用於下一代HBM4記憶體封裝，如果跑通，AI晶片的記憶體頻寬將再上一個台階。計畫2026年下半年建立量產試生產線，2027年後啟動批次生產。
國內的差距仍在。 京東方與康寧簽了三年備忘錄，沃格光電在推進送樣驗證，但整體尚處於"送樣驗證"到"小批次"之間的階段，距離英特爾的量產出貨狀態還有一段路。
玻璃基板的門檻更多在材料和工藝裝置端——誰能掌控TGV（玻璃通孔）裝置和低CTE玻璃配方，誰就掌握了上游話語權。國內廠商目前卡在"送樣驗證"階段，短期看京東方和沃格光電的進展是最重要的風向標。
最後
CoWoS不是不好，而是矽中介層的三座山在大算力晶片時代越來越沉重。
2.5D封裝離不開中介層。而玻璃，正在接過矽的接力棒。TGV裝置、電鍍加入劑、玻璃基板製造、先進封裝服務——每個環節都藏著值得關注的"賣鏟人"。
技術路線的演進往往不是一夜之間，但一旦材料基礎發生變化，整個產業鏈都會被重構。 (矽基部面)