隨著AI與高性能運算（HPC）需求爆發，台積電積極佈局下一代先進封裝技術CoPoS（Chip on Panel on Substrate），核心理念為“化圓為方”，通過大型方形面板提升材料利用率、降低成本，並因應超大型AI晶片封裝需求。此技術預計將大幅最佳化面板級封裝（PLP）經濟效益，目前供應鏈端已進入關鍵驗證階段。
在CoPoS架構中，方形矽晶圓作為關鍵材料之一，扮演重要支撐角色。目前公開資訊顯示，方形矽晶圓材料端僅有環球晶（GlobalWafers）與合晶兩家台灣廠商進入台積電驗證階段，尚未有第三家公司取得認證。玻璃基板端則由日本Ibiden與台灣群創光電（Innolux）共同跟台積電進行驗證。
環球晶：瞄準2026 Q4小量出貨
環球晶在法說會中明確表示，12吋方形矽晶圓已開始小量驗證，規格為310mm×310mm，預計2026年第四季拼小量出貨。董事長徐秀蘭指出，公司投入方形矽晶圓研發已久，正積極與裝置商合作解決研磨等製程瓶頸，初期月產能將達數千片，主要鎖定台積電CoPoS商機。
現階段台積電所用方形矽片僅作為載片擋片，尚處於工藝驗證階段，因此向各家供應商下達的方形矽片訂單體量極小，月出貨量不足一萬片。
對此，環球晶圓董事長徐秀蘭表示，方形矽晶圓屬於單晶矽製品，因對角線尺寸接近18英吋，必須先行拉制18英吋晶棒再裁切加工，推高了方形晶圓項目的資本投入。公司正持續和客戶溝通，說明建廠投入成本；目前一期月產能僅數千片，後續可根據客戶增量需求，以模組化方式分批擴產。同時廠區預留了充足無塵室空間，未來若客戶訂單明確，無需新建無塵廠房，只需添置生產裝置即可擴充產能。
合晶：310mm×310mm方形矽晶方進入客戶驗證
合晶則積極開發310mm×310mm方型矽晶圓，已進入客戶驗證階段，主要鎖定CoPoS先進封裝應用。因AI晶片與GPU封裝尺寸持續增大，方形矽晶圓可提供高平坦度載板支撐，提升材料利用率。公司預計年底二林新廠啟用後，將擴大出貨規模。若CoPoS及面板級封裝逐步量產，具備特殊材料開發能力的廠商有望率先受惠。目前正攜手裝置商解決方形矽晶圓的研磨瓶頸，迎接台積電的COPOS商機。
面板級封裝中介層
目前台積電CoPoS供應鏈中，玻璃基板由Ibiden與群創領先驗證，而方形矽晶圓材料則由環球晶與合晶兩家先行。業界認為，隨著CoPoS技術放量，若未來需求進一步擴大，具備特殊材料與大尺寸製程能力的廠商才有機會切入。但現階段檯面上公開的認證名單，仍以這兩家為主。
機構和供應鏈傳聞爭議最大的是一代CoPoS是不是玻璃，但是公認的二代一定是玻璃。前面文章我我我也通過直接供應鏈的確認資訊分析一定是玻璃中介層。爭議最大的是一代到底是什麼玩意？
CoPoS技術預計2028年左右進入量產階段，將成為台積電鞏固AI封裝霸主地位的重要利器，也為台灣半導體材料供應鏈帶來新成長動能，這是可能是一代用的方形中介層。
然後關於CoPoS中介層使用有機RDL來自群創6月24日官方更新 Chip-Last / CoPoS 技術應用圖解，從 SiP（系統級封裝）、Chiplets異構整合，到 Networking/Server/HPC 高階應用，完整呈現從傳統有機基板 Flip-Chip 到 Fan-out INX RDL 基板，再到嵌入式核心 10M10P 多層 RDL 的技術演進路徑。
群創最近利多：轉型AI封裝題材爆發。FOPLP產能從400萬顆衝到4000萬顆，Chip first製程2025 Q2量產滿載，已打入SpaceX供應鏈，訂單能見度到2026年中。營運也轉正，2026 Q1稅後賺17.9億、EPS 0.2元，毛利率14.4%創17季新高，車用產品營收佔比拉到42%。
不要忘了群創面板級封裝終極殺器是TGV。群創未來發展走“雙軌轉型”More than Panel，拼非顯示器領域。重點在FOPLP先進封裝、光通訊、車用智慧座艙，已跟台積電等大廠合作驗證RDL、TGV技術，要切入AI GPU封裝市場。
從目前資訊來看，群創在玻璃基板先進封裝領域的確屬於積極推進的玩家。大摩指出，群創已經完成與晶圓代工廠（除了台積電還能有誰？）的玻璃核心基板概念認證，未來幾季將持續驗證，這代表玻璃基板在先進封裝供應鏈中「有戲」的機率不低。
搭配TGV 工藝再由Ibiden 進行基底處理的合作模式，與市場傳出台積電的玻璃核心基板佈局相呼應。若預估到2028 年玻璃基板貢獻度群創略高於京東方，對公司中長期營運確實是加分，但短線股價仍易受情緒與資金面牽動，投資人還是要區分「產業趨勢利多」與「股價短期波動」兩個層次來看。
按計畫推進
6月30日，台積電的CoPoS正式啟動，目前已經進入裝置搬遷等的前置階段，人員並已經進駐向采鈺(6789)承租的一層廠房中。
依照現階段產業佈局規劃，台積電已制定清晰的落地時間表：2026年啟動中試產線建設並逐步完成整條產線搭建，最早將於2028年開啟量產，2028至2029年實現規模化大批次生產；其美國亞利桑那州工廠，則計畫在2029—2030年承接大批次CoPoS封裝產能；而搭載玻璃核心基板的完整版CoPoS工藝量產節點，將延後至2029-2030年以後。供應鏈消息顯示，輝達大機率成為CoPoS技術的首批落地客戶，借助更大的封裝面積整合更多GPU芯粒與記憶體模組，單塊310mm×310mm基板可容納四顆輝達晶片。
台積電敲定310mm×310mm面板級封裝標準，除封裝面積、生產良率等因素外，核心訴求是在裝置相容性上取得最優平衡點：現有300mm圓片製程裝置僅需小幅改造，即可相容這套方形面板產線。
台積電CoPoS採用三層夾層架構：中間為高平整玻璃核心層，上下兩層包覆ABF樹脂層，晶片貼裝於ABF樹脂表層，通過RDL重布線層完成線路互連，同時匯入TGV玻璃通孔技術，最佳化垂直導通與散熱性能。該架構可在單次封裝內整合更多Chiplet芯粒、堆疊更高層數HBM高頻寬記憶體，理論峰值頻寬可達13~15TB/s。
在台積電的技術路線中，310mm×310mm僅為面板級封裝變革的起點。下一代超大尺寸CoPoS方案將升級為515mm×510mm規格，目標在2028年實現單封裝整合9個光罩面積（約3.5萬平方毫米）的巨型超級封裝。該封裝最多可整合36組HBM4記憶體堆疊+5顆邏輯晶片，理論視訊記憶體頻寬突破30TB/s，足以支撐千億參數大模型的即時推理運算。
如果台積電2029年以後才考慮上玻璃基板，，那麼玻璃基板的市場一定且必須被京東方、三星、英特爾、SKC吃掉。 (赤潮詩社)