台積電推 CoPoS 的首要驅動力，不是降本，而是解決"放不下"的問題。AI 晶片越來越大，12吋晶圓已接近物理極限——這才是 CoPoS 誕生的真正邏輯。 一、CoPoS 是什麼 CoPoS = Chip on Panel on Substrate，核心創新是把封裝中介層從圓形晶圓改為方形面板。 傳統 CoWoS 的中介層是 12 吋圓形矽晶圓（直徑 300mm），受圓形幾何限制，邊緣空間大量浪費。CoPoS 用矩形大面板替代，面積利用率從 65% 提升至 95%，並支援 3.5 倍乃至 5 倍的面積擴展。

群創光電官網秀出CoPoS-R/L 圖1：群創光電 Chip-Last / CoPoS 技術應用全景圖（來源：群創光電官網 FOPLP 技術頁面 台積電積極推動下一代面板級封裝平台 CoPoS（Chip-on-Panel-on-Substrate），而台灣面板大廠群創光電（InnoLux）則憑藉大尺寸玻璃基板製程優勢，成為關鍵供應鏈成員。2026年6月24日，群創光電官方更新 Chip-Last / CoPoS 技術應用圖解，從 SiP（系統級封裝）、Chiplets 異構整合，到 Networking/Server/HPC 高階應用，完整呈現從傳統有機基板 Flip-Chip 到 Fan-out INX RDL 基板，再到嵌入式核心 10M10P 多層 RDL 的技術演進路徑。 這個文章將詳細拆解圖中各技術模組的結構特點、材料選擇、製程優勢，並結合玻璃基板（GCT/TGV）、異構整合、翹曲控制等產業熱點，探討 CoPoS 對 AI 基礎設施的戰略意義。群創的佈局不僅代表面板廠成功跨界半導體，更預示著玻璃基板在下一代先進封裝中將扮演核心角色，為從業者提供清晰的技術地圖與趨勢判斷。

近來有很多小夥伴在後台詢問有關玻璃基板的事情。有人看過一些分析之後更加迷茫了——有的說是已經量產了，有的說是還在實驗室裡研究中，到底應該相信那個呢？ 英特爾在今年六月份，已經把玻璃基板以及先進的封裝技術EMIB，一起列為公司轉型的三個主要方向之一。 台積電也不甘落後，也把CoPoS平台鎖定在了310×310毫米大小的基板上。兩個大公司都開始行動了，這件事就不算一個小規模實驗了。 除了人工智慧算力之外，自動駕駛、高端消費電子和5G通訊也會被使用。因此，並不是小眾市場。

資本的嗅覺總是最先洞察行業的風向。近日，半導體量測領域的荷蘭獨角獸 Nearfield Instruments 宣佈完成高達 3.8 億美元的 D 輪融資，投後估值飆升至 16 億美元。在其背後，集結了富達投資（Fidelity）、淡馬錫（Temasek）、卡達投資局（QIA）以及華登國際（Walden Catalyst）等一眾頂級主權與明星資本。 值得注意的是，Nearfield 既不做光刻，也不做傳統的刻蝕、沉積或封裝，這家新星之所以能備受資本追捧，很大原因在於它押注了 High-NA EUV、GAA、CFET 以及混合鍵合等面向未來的下一代製造場景的計量與過程控制。 這不禁讓我們思考，在這個早已被傳統巨頭割據的成熟賽道里，裝置業的新機會到底在那？ 別急，讓我們先看一組資料，根據SEMI的《300毫米晶圓廠展望》資料預測，全球300mm晶圓廠裝置支出預計2026年增長18%至1330億美元，2027年再增長14%至1510億美元，到2028年投資額將繼續增長3%，達到1550億美元，到2029年將再增長11%，達到1720億美元。這些增長主要由AI晶片、先進節點、區域化製造和儲存投資拉動，其中邏輯/微處理器、DRAM、3D NAND都是未來幾年裝置投資大頭。

集邦諮詢（TrendForce）於 2026 年 6 月整理髮布的 “台積電 CoPoS 技術及台灣關鍵供應商” 的架構與供應鏈圖譜。 它主要展示了台積電針對下一代超大型 AI 晶片開發的面板級先進封裝技術——CoPoS（Chip on Panel on Substrate）的物理層級架構，並梳理了該生態圈中關鍵的台灣裝置、材料、封測（OSAT）及研發合作夥伴。 以下是對該圖內容的詳細解讀： 一、 CoPoS 技術架構解讀（圖上半部分）

人工智慧（AI）晶片整合HBM儲存器架構，對先進封裝需求強勁，台積電正強攻新一代先進封裝技術CoPoS（Chip-on-Panel-on-Substrate）並加速建設生態系。但是，要超越當前CoWoS物理極限，玻璃核心基板能否加速量產良率，是重要關鍵。目前，供應鏈廠商正積極開發玻璃核心基板關鍵技術和CoPoS製程裝置。 什麼是CoPoS？ CoPoS（Chip-on-Panel-on-Substrate）是台積電正在研發的下一代先進封裝技術，是基於CoWoS 2.5D 封裝的“面板化”演進，其核心思路是“化圓為方”——將傳統封裝使用的圓形矽晶圓取代為面積更大的矩形面板，以提升產能、良率、降低成本並解決大尺寸AI晶片的封裝難題。 資料顯示，標準CoWoS晶圓尺寸約300毫米，而CoPoS面板最大可達750×620毫米（台積電此前披露還將推出310×310毫米及515×510毫米兩種面板級基材）。這不僅可容納更大的算力裸片（最多可提升5-8倍），更能提升基材與晶片利用率，使單位面積生產成本降低20%至30%。

天風國際證券分析師郭明錤發佈最新研究報告指出，台積電下一代先進封裝技術平台CoPoS（Chip-on-Panel-on-Substrate）預計將於2028年下半年進入量產階段，核心目標是提升9.5倍光罩尺寸以上超大封裝的量產經濟性。 報告同時針對近期市場熱議的“玻璃基板替代ABF薄膜”觀點作出明確澄清：玻璃材料不會替代ABF薄膜，二者為搭配共存的結構關係。 技術架構：三層結構協同實現互連 根據郭明錤的研究拆解，CoPoS封裝中的晶片互連功能由三部分共同完成：晶片側的重布線層（RDL）、玻璃基板內部的玻璃通孔（TGV）與銅互連結構，以及ABF積層。三者各司其職，缺一不可。

在半導體產業“先進封裝為王”的新時代，晶片製程從摩爾定律的物理瓶頸中突圍，封裝技術成為延續晶片性能、降低生產成本、實現高密度整合的核心突破口。 傳統樹脂基板、矽基封裝受制於材料特性、布線密度、散熱性能短板，已無法適配AI晶片、高算力GPU、射頻晶片、功率半導體的高端需求。在此背景下，TGV玻璃通孔、coPOS玻璃基異構封裝逐漸成為下一代先進封裝的關鍵技術。 玻璃基先進封裝整體技術架構與傳統封裝對比 一、玻璃封裝基板：下一代半導體封裝的核心載體