當前，AI 晶片與先進製程不斷向極限性能推進，很多被忽略的產業鏈環節逐個被推到舞台中央。近期，EDA 市場需求與供給兩側的接連重要動作，揭露了 AI 晶片競爭邊界開始向 PCB 系統互聯、先進封裝協同、器件資料體系等領域延伸。
我們首先看這兩個動作：一是台積電新一批 EDA 訂單，在 Cadence、Synopsys、Siemens 三大巨頭之外，首次加入主打 PCB 設計、電氣系統工程的 Zuken。二是 Cadence 連續收購 EMA Design Automation 與 FlowCAD，將他們的 PCB 設計與器件資料能力納入電子系統設計與分析業務體系。
前者代表了市場需求的變化，後者是供應商能力整合，兩者共同指向一個更值得關注的趨勢：AI 晶片競爭的邊界，正在從晶片設計與製造，延伸至封裝、板級互連乃至系統級協同。
01 台積電首次引入Zuken的需求變化
自從我關注台積電 EDA 生態聯盟以來，發現他們每年都至少兩次更新供應商目錄，每一次都預示著重大的市場變化。
前不久，台積電再次更新了 EDA 生態，除了繼續深化與三大 EDA 巨頭的合作外，首次引入了 Zuken。我覺得這不是簡單的一次供應商擴容，而是 AI 晶片設計邊界的進一步外擴。
從台積電對三大巨頭的訂單情況來看，Cadence 重點集中在 N3、N2、A16 及 A14 等先進節點，核心圍繞面向 AI 晶片的設計，比如工藝協同最佳化（DTCO）、3D-IC 設計，以及面向 AI 智能體的設計流程。而Synopsys 則進一步強化 3DIC、CoWoS 先進封裝、多物理場分析以及 Chiplet 互連能力，以支撐 AI 系統中的高頻寬互連與複雜封裝需求。SiemensEDA 的重點是 AI 驅動的物理驗證與自動化修復，通過面向 DRC 的多步驟自動化流程，提升先進節點設計效率。
不難發現，這些服務核心仍然是晶片設計主鏈路，而Zuken 的加入明顯不同。他們的核心業務是 PCB 設計、電氣系統工程與板級互連，這些都是晶片之外的系統實現層。如此可見，台積電不再侷限於晶片設計，也開始關注晶片如何高效進入系統。
眾所周知，CoWoS 等先進封裝產能持續緊張，晶片性能優勢能否轉化為系統算力，越來越取決於封裝之後的系統級協同能力。所以，台積電首次購買 Zuken 的產品，說明 AI 晶片的複雜度，正在從晶片設計環節持續向 PCB 與系統互連層遷移。
02 Cadence 為什麼收購 EMA 與 FlowCAD？
正因為台積電與 Zuken 的首次合作，才讓我更加關注 Cadence 的這兩項收購：EMA Design Automation 與 FlowCAD。
除了補強傳統的 PCB 業務外，Cadence 的這次收購還重點強化了電子系統設計與分析業務中的核心能力。
比如 EMA 的核心資產：Ultra Librarian 平台可提供經過驗證的大規模器件資料庫，包括原理圖符號、PCB 封裝、三維模型以及供應鏈資料，並支援跨 CAD 環境呼叫。目前，該平台全球註冊使用者已超過 40 萬。
這一資料說明器件庫管理不再只是輔助環節，尤其是隨著 AI 伺服器、加速卡及高性能計算複雜度提升，器件資料是影響系統設計效率的重要基礎。
其中原因並不難理解。當前 AI 硬體的複雜度不再侷限於晶片內部，GPU、HBM、高速 SerDes、電源模組、散熱模組以及高速連接器之間，都需要超高複雜的系統級整合。Cadence 在宣傳新聞稿中稱，對於工程師和 PCB 設計人員而言，能夠快速獲取“精準且可直接用於生產的器件模型”，已經成為產品從概念走向製造的關鍵。
據悉，Cadence 將把 EMA 與 FlowCAD 的技術深度整合至 Allegro X 與 OrCAD X平 台，以增強器件庫管理、資料驗證以及協同設計能力，並幫助工程團隊更快完成器件尋找、驗證與整合。所以我個人覺得，Cadence 的這兩項收購不只是為了擴展 PCB 能力，更多的是從晶片設計向系統延伸的資料基礎設施，從而提前佈局 AI 時代的系統級設計入口。
再結合上文台積電引入 Zuken 的事件，前者是需求側對板級系統設計的加強，後者是 EDA 廠商主動補齊底層資料能力。兩者充分說明，市場的關注點不只是 PCB 工具，而是更完整的系統設計能力。
03 Cadence 財報透露了什麼趨勢？
財報資料是最好的證明。Cadence 上個季度的積壓訂單再次刷新紀錄，達到了 80 億美元，“AI 正在持續推動複雜晶片與系統設計需求”。其中，IP業務同比增長22%，增長動力來自先進節點設計、Chiplet架構，以及AI、高性能計算和汽車電子等複雜系統應用。
除此之外，Cadence 還頻繁提及“ Agentic AI ”與“ Physical AI ”。前者強調通過 AI 代理驅動設計流程自動化，讓 EDA 從工具鏈執行模式轉向目標驅動的自主最佳化；後者是物理級真實模擬能力，使設計能夠更準確地對應現實世界中的熱、力、電等複雜約束。
“AI代理執行的設計實驗數量將遠高於人類工程師，這將顯著提升底層模擬與驗證引擎的呼叫頻率。”Cadence 這個判斷反映了設計模式的顛覆，隨著 Agentic AI 普及，EDA 商業模式也將轉向“訂閱+按使用量”的混合模式，因為未來的稀缺資源不是軟體 License，而是高精度的模擬能力。
之所以發生如此翻天覆地的變化，是因為設計複雜度的結構性遷移。過去，行業競爭主要圍繞電晶體密度、製程節點和 PPA 最佳化展開；而現在，真正決定系統性能瓶頸的更多來自晶片之外——散熱效率、電源完整性、高速訊號傳輸、封裝應力以及板級互連可靠性，等等都將成為影響 AI 算力的新變數。
這也是 Cadence 持續強化系統級設計能力的根本原因，市場需要的不只是 EDA 工具，而是對複雜系統設計模式的提前佈局。
04 提前佈局系統級設計基礎設施
在過去很長一段時間裡，PCB 常被視為半導體產業鏈中的配套環節，其核心價值主要是連接、承載與布線，因此市場關注度遠不及先進製程、GPU 架構或 EDA 軟體。
但是 AI 時代改變了這個定位。隨著 GPU、HBM、Chiplet 和先進封裝加速普及，AI 硬體越來越接近一個高度複雜的系統工程。晶片性能是否能夠真正轉化為有效算力，不再只取決於晶圓廠的製程能力，還取決於封裝之後的系統實現效率。
從某種意義上說，先進封裝解決的是晶片如何靠得更近，而 PCB 與系統互連解決的則是這些晶片如何協同得更高效？
從台積電首次引入 Zuken，到 Cadence 通過併購補強 PCB 與器件資料能力，這兩件看似分散的事件，背後實際上指向同一方向：未來 AI 硬體關注的不只是先進製程和晶片架構，還包括封裝協同能力、系統互連效率以及整體實現速度。
由此可見，Cadence 其實是在提前卡位 AI 時代新的設計入口。因為未來 EDA 的價值，或許不只是幫助客戶完成晶片設計，更要連接從晶片、封裝到系統實現的整個閉環。這或許才是兩個事件背後最值得關注的變化：AI 晶片的定義正在改變——不僅限於單顆晶片的算力上限，而是誰能更高效地完成從晶片、封裝到系統實現的整體設計閉環。 (坤少說)