隨著AI模型向各行各業加速滲透，算力需求呈指數級增長。面對這一挑戰，北京大學電子學院和積體電路學院的研究團隊近日在《國家科學評論》（National Science Review）上發表了一項突破性成果。他們開發了一種全光互連系統，將標準電子晶片通過光學方式連接，並結合特定演算法，在AI分佈式推理任務中實現了超過100倍的速度提升，同時計算資源消耗僅為傳統方案的九分之一。
傳統的AI算力擴展路徑高度依賴“堆積木式”的GPU叢集擴張——通過堆疊更多的晶片來應對算力瓶頸，但這種路徑正面臨“功耗牆”和“頻寬牆”的雙重限制。北大團隊另闢蹊徑，選擇了以光為互聯媒介的技術路徑。
研究團隊使用FPGA（現場可程式設計門陣列） 晶片作為計算節點——這類可程式設計晶片在導彈制導、自動駕駛和資料中心等需要高平行計算能力的領域有廣泛應用。團隊為這些FPGA設計了兩款關鍵的通訊硬體作為“連接件”：
- 矽光子收發器晶片：運行速率達400 Gb/s，負責電訊號與光訊號之間的轉換。
- 光交換晶片：負責路由光訊號，實現低延遲、高頻寬的晶片間通訊。
傳統的晶片間通訊依賴電氣導線傳輸資料，訊號延遲和功耗隨距離增加而顯著上升。而該全光互連系統利用光訊號的低損耗、高頻寬特性，建構了一個類似“光學神經網路”的分散式運算拓撲。通過協同設計通訊硬體與演算法，系統將AI推理任務的跨晶片資料同步開銷降低了90%以上。
這一技術突破的意義不僅在於實驗室資料。它表明，在繼續推進晶片製程微縮的同時，通過架構和互聯層面的創新，同樣可以在不依賴更先進製程的情況下，大幅提升計算效率。對於AI推理這一計算需求增長最快的領域而言，這一方向為降低資料中心能耗和硬體成本提供了新的可能。
儘管該技術距離大規模商業化部署仍有距離，但它展示了光互連作為後摩爾時代關鍵技術路線的巨大潛力。研究團隊表示，下一步將聚焦於與CMOS工藝的相容性最佳化以及系統級整合驗證。 (晶片行業)