英特爾 18A-P 工藝深度解析,埃米工藝進入精細迭代階段

在 2026 年 IEEE VLSI 超大規模積體電路國際研討會上,英特爾代工正式揭曉 18A 製程家族的首個性能增強版本 ——Intel 18A-P。作為英特爾邁入埃米時代後的首次工藝迭代,該節點已進入風險試產階段,在保持與基礎版 18A 完全設計相容的前提下,實現了能效與性能的雙重提升,是其爭奪 AI 與高性能計算(HPC)先進製程市場的核心武器。



相容式迭代,全維度升級

Intel 18A-P 是基於成熟 18A 平台的定向性能增強版本,核心定位是面向高算力場景最佳化,同時最大限度降低客戶的遷移成本。


根據官方披露的測試資料,基於行業標準 Arm 核心子模組的實測驗證顯示,18A-P 在同等性能下可實現 18% 的功耗降低;若保持功耗不變,經過完整布線的模組級性能可提升約 9%。這一增益覆蓋 180nm 高性能單元、160nm 高密度單元兩種標準單元高度,且在 0.55V-0.95V 的全電壓區間內均有效,兼顧了移動端低功耗與資料中心高頻高性能兩類核心場景。

這種不改動設計規則、只最佳化器件與互連的迭代思路,延續了半導體行業成熟節點 “中期改款” 的經典路徑,但其提升幅度超出行業常規衍生工藝的平均水平,被業內視為英特爾工藝最佳化能力的一次集中釋放。

底層技術拆解,三大維度突破

18A-P 的增益並非來自製程尺寸的進一步微縮,而是通過電晶體結構、互連技術、熱管理與工藝穩定性的協同最佳化實現,依靠RibbonFET 全環繞柵極與 PowerVia 背面供電兩大核心技術。


1. 電晶體革新:雙接觸架構 + 多檔位器件矩陣

在器件層面,18A-P 最核心的突破是引入了雙接觸(Dual Contact)高性能電晶體方案。依託 PowerVia 背面供電架構,其在傳統正面源漏接觸的基礎上,新增了直接連接背面外延源極的接觸通路,消除了電晶體電流聚集效應,大幅降低串聯電阻。實測資料顯示,PMOS 串聯電阻降低 20%、NMOS 降低 12%,載流子遷移率顯著提升,環振頻率相比原版 18A 器件提升 12%。

對應到標準單元庫,英特爾新增了三類器件選項:

面向極致性能的 W3P 單元,搭載雙接觸結構,在不增加單元面積的前提下拉升峰值頻率;

  • 面向低功耗最佳化的 W1、W1.5 單元,適配能效優先的設計需求;
  • 新增介於 ULVT(超低閾值電壓)與 LVT(低閾值電壓)之間的第 5 組邏輯閾值電壓對,為晶片設計師提供更精細的功耗 - 頻率權衡空間。

2. 互連與工藝最佳化:電阻、離散性雙下降

在互連層面,18A-P 針對性能關鍵金屬層進行了工藝最佳化,使過孔(Via)電阻降低 10%-30%,有效減少了後端布線的 RC 延遲,進一步釋放了前端電晶體的性能潛力。

同時,該節點實現了33% 的偏差角(skew corner)收緊,顯著改善了工藝製造的離散性。這意味著同一片晶圓、不同批次晶片之間的性能與功耗差異更小,不僅能提升量產良率,也能讓高端算力晶片更穩定地運行在高頻區間,降低設計冗餘。

3. 熱管理升級:適配高功耗算力場景

針對 AI 與 HPC 晶片高功耗、高熱流密度的特性,18A-P 專門強化了熱管理能力,通過材料革新、設計元素最佳化與先進 EDA 工具流的配合,實現了20%-40% 的熱阻改善。


具體而言,英特爾在晶圓正面整合了新型高導熱材料,縮短了從電晶體有源區到封裝散熱系統的熱傳導路徑;同時配套更新了 EDA 工具的熱感知佈局能力,允許設計團隊在物理設計階段就對熱點分佈、散熱路徑進行精細化最佳化,保障晶片在高負載下的持續性能輸出,避免因過熱導致的頻率降額。

無縫遷移,2027 年規模化商用

作為衍生增強節點,18A-P 最大的客戶價值在於完全向後相容 Intel 18A 的設計規則,客戶可直接復用原有 IP、設計庫與工具鏈,無需大規模改版即可享受到性能與能效增益,大幅縮短產品上市周期,也降低了研發投入風險。同時,該節點的可靠性標準與基礎版 18A 完全對齊,保留了 18A 成熟的設計易用性。

目前 18A-P 已進入風險量產階段,首款搭載該工藝的商用產品已明確:英特爾下一代至強 7 伺服器處理器Diamond Rapids將於 2027 年推出,其核心計算 Tile 將全面採用 18A-P 工藝打造。該處理器最高配備 192 個核心,支援 16 通道 DDR5 記憶體與 PCIe 6.0,記憶體頻寬相比前代翻倍,正是瞄準 AI 訓練推理、高性能計算等高熱流密度場景。


行業競爭升級,埃米工藝進入精細迭代階段

在全球先進製程競爭中,18A-P 直接對標台積電 2nm 家族的衍生增強節點,憑藉背面供電與 GAA 架構的協同優勢,在性能功耗比上形成了差異化競爭力。對於英特爾代工業務而言,成熟節點的快速最佳化能力,是吸引外部客戶、尤其是 AI 晶片廠商的核心要素,既可以滿足客戶對極致性能的追求,又能通過相容設計控制風險。

從技術路線看,18A-P 沒有依賴物理尺寸的繼續微縮,而是通過器件結構、互連、熱管理等維度的深度最佳化釋放潛力,這也代表了後摩爾時代先進製程的重要演進方向:在基礎架構換代後,通過體系化的 DTCO(設計工藝協同最佳化)持續挖掘工藝平台的價值。(銳芯聞)