Mate 90還沒有正式發佈，但圍繞下一代麒麟晶片的討論已經提前熱了起來。9月4日，華為半導體業務負責人何庭波更新了關於“韜定律”的相關論文，其中披露了一組頗受關注的資料：論文提到的“麒麟2026”電晶體密度從約每平方毫米1.55億個提升至2.38億個，在相同性能條件下，NPU功耗下降66%，GPU功耗下降58%，同時還介紹了“邏輯折疊”、高密度垂直互連等技術。
這些數字很容易讓人把注意力放在新一代麒麟到底能有多快，但這篇論文更值得關注的，其實是華為正在嘗試回答晶片行業的一個老問題：當電晶體越來越難像過去那樣不斷縮小時，性能還可以從那裡來？
過去十幾年，普通消費者已經習慣用“幾奈米”判斷一顆晶片是否先進。從14奈米、7奈米到5奈米、3奈米，製程數字越來越小，意味著單位面積能夠容納更多電晶體，通常也會帶來性能和能效的提升。摩爾定律能夠持續幾十年，很大程度上就是依靠這種不斷微縮推動著整個半導體產業向前走。
但晶片發展到今天，事情已經不像過去那麼簡單。電晶體越做越小，技術難度和製造成本都在迅速上升，全球半導體企業也越來越多地把注意力轉向先進封裝、Chiplet、3D堆疊和高速互連。與其只想著繼續把每一個電晶體做得更小，不如同時考慮怎樣把已有的電晶體排列得更合理，讓不同計算單元之間的資料走得更近、更快、更省電。
華為提出的“邏輯折疊”，可以放在這樣的背景下理解。傳統晶片的大量邏輯主要分佈在二維平面上，晶片規模變大以後，不同模組之間的資料需要走更長的距離，而晶片的電量並不全部消耗在真正的計算上，資料在不同單元之間不斷搬運，同樣會帶來相當可觀的能耗。如果通過三維結構和高密度垂直互連，把原本需要在平面上走很遠的資料通路縮短，理論上就有機會在增加電晶體密度的同時提高整體能效。
這也是此次公開資料中，功耗指標特別引人注意的原因。對於普通消費者來說，每平方毫米究竟有多少個電晶體、垂直互連的間距是多少，其實很難直接感知，但這些技術最後都會落到手機最現實的體驗上：性能提高以後發熱能不能控制住，AI計算和圖像處理持續執行階段會不會迅速掉性能，同樣一塊電池能不能支撐更長的使用時間。
因此，如果後續Mate 90系列最終採用相關晶片，真正值得觀察的可能不只是跑分比上一代提高了多少，而是這套新的設計思路能不能最終變成消費者能夠感受到的性能、續航和溫控改善。現在談Mate 90的具體表現顯然還早，但何庭波連續公開“韜定律”和麒麟2026的技術資料，至少讓外界提前看到了下一代麒麟可能採用的一些技術方向。
從更大的產業背景來看，這也並不是華為一家企業面對的問題。半導體行業進入後摩爾時代以後，過去那種主要依靠先進製程推動性能增長的路徑正在變得越來越困難，台積電、英特爾、三星以及全球主要晶片企業都在投入先進封裝、3D整合和Chiplet等技術。晶片競爭正在從單純比拚電晶體能夠做到多小，逐步擴展到封裝、互連、架構、軟體和整機系統的綜合能力。
華為現在提出“韜定律”，更值得關注的地方也正在這裡。它並不是簡單否定摩爾定律，更不是說先進製程已經不重要，而是在探索另一種可能：在繼續推動半導體工藝發展的同時，通過重新組織晶片內部結構、縮短資料傳輸路徑和提高系統協同效率，繼續挖掘性能和能效的空間。
這條路線最終能夠走多遠，還需要更多產品和時間來驗證。但隨著Mate 90臨近，下一代麒麟已經不只是一次普通的晶片升級，它也提供了一個觀察中國晶片技術發展的新窗口。
過去我們習慣拿到一部新手機，先問它的晶片是“幾奈米”。到了下一階段，也許還應該多問一句：在電晶體之外，這顆晶片是怎樣通過結構、連接和系統設計，把有限的資源用得更好的？
如果這個問題越來越重要，那麼未來晶片競爭的故事，也就不會再只有“幾奈米”這一條主線了。 (智搜Pat)