“Mate手機與麒麟晶片相互成就。”
10月1日上午，華為Mate90系列旗艦手機如期而至。與新機一同登場的，還有全球首款採用邏輯摺疊技術的“韜定律”SoC晶片——麒麟9050 Pro，這是華為時隔六年再次推出高性能晶片。
據華為常務董事、產品投資評審委員會主任、終端BG董事長余承東介紹，麒麟9050 Pro搭載的靈犀CPU採用9核16線程，多核性能提升超23%；馬良GPU渲染性能提升40%以上；達文西架構的NPU性能提升140%；第10代ISP處理拍照和視訊的能力大幅提升；巴龍基帶提供可提供超越5.5G的通訊性能。
過去幾年，即便麒麟保持著正常的更新迭代，但由於外部環境的複雜性，華為對其具體性能與細節始終頗為低調。如今余承東再次喊出“麒麟晶片新巔峰”，也標誌著那些灰暗、無奈乃至隱忍的事情，正在翻篇。
在很多人看來，突破封鎖應該是一篇篇科技爽文。
但真正的晶片突圍，從來不是靠某個驚世駭俗的奇思妙想，在一夜之間變出“靈丹妙藥”。恰恰相反，它始於一種冷靜的承認，承認不可抗力的劣勢，在短期內難以追趕，承認最先進的光刻機難以獲取，然後只能在所有可能的方向上嘗試改善最終的計算結果。麒麟9050 Pro，就是一個直觀詮釋。
但要理解這顆晶片的份量，還得先明白整個半導體行業正在往那裡演進。
60多年來，摩爾定律像一隻無形的手，指引半導體產業沿著幾何縮微的路線狂奔：電晶體越做越小，性能與功耗的紅利持續兌現。但時至今日，這一定律正在逼近物理極限，先進製程的製造成本急劇攀升，每一代工藝的演進速度持續放緩。行業遲早要回歸科學本源，尋找幾何縮微之外的第二條演進路線。
區別在於，全球大多數廠商只是“預感”到了這堵牆，而華為是在外部限制、持續打壓之下，比所有人都更早地、結結實實地撞上了它。
回顧歷史，早在1996年，《瓦森納協定》在維也納簽署，全球40多個國家據此共同限制向中國出口先進半導體裝置與光刻技術，使得中國半導體產業在資訊革命的起步階段就背負著代差。2022年前後，晶片四方聯盟（CHIP4）成形，這種阻力全面升級，中國獲取先進晶片設計、製造、裝置、EDA乃至記憶體的困難程度達到史無前例的水平。
正如華為半導體業務負責人何庭波在論文中所說的：“要超越業界所稱的7奈米節點進行微縮，需要極紫外（EUV）光刻技術，而華為無法獲取該技術，必須另尋出路。”
換的這條路，就是韜（τ）定律。它提出以“時間（τ）縮微”替代“幾何縮微”，作為半導體與電子系統演進的新指導原則，不再執著於把電晶體做得更小，而是通過“邏輯摺疊”等創新技術，持續壓縮訊號在系統中的傳播時延，同時不斷提升電晶體的有效密度，從而維持半導體與電子系統的持續演進。
這裡有一個常見誤解需要澄清：“邏輯摺疊”並不是2.5D/3D封裝，也不是簡單的多晶片堆疊。
在何庭波的闡述中，Folding（摺疊）與Stacking（堆疊）本質不同：堆疊更像是把多個現成模組在封裝層面連接起來，而摺疊是把一個原本在平面上展開的完整邏輯系統，放到三維空間中重新設計、重新布線、重新定義時序。
資料最能說明這種路徑切換的效果。根據論文披露，與2025年的麒麟9030 Pro基線相比，代號“麒麟2026”的麒麟9050 Pro通過“邏輯摺疊”，將電晶體密度從每平方毫米1.55億個大幅提升至2.38億個，提升幅度約53.5%。按照幾何微縮的傳統節奏，這樣的密度跨越通常需要三年才能完成。
“邏輯摺疊三維架構突破了尺寸限制，高密度垂直互聯通道，讓訊號直連直達。訊號傳輸的鍵合數量高達500萬。訊號傳輸間隔數量是500萬，但是它的連線超過5000萬。這種傳輸的頻寬高達125TB每秒。我們將傳輸時間微縮，性能大幅提升，關鍵路徑時延下降30%以上。”余承東在發佈會上說道。
換句話說，華為用架構與結構的創新，在沒有EUV光刻機的條件下，“摺疊”出了三年的工藝時間。這也標誌著麒麟晶片告別了此前幾年以“供應鏈補位、性能追平”為主要目標的生存階段，重新回到能夠定義先進、引導創新的突破階段。
事實上，“韜定律”並不是為一顆手機晶片量身定做的單點技術，而是正被大規模驗證的方法論。過去六年，基於這一原則，華為已成功設計並量產380餘款晶片，覆蓋通訊、手機、自動駕駛、AI計算等領域。以昇騰AI晶片為例，昇騰960的研發超出預期，性能實現倍增；未來昇騰將堅持一年一代的演進，2028年、2029年陸續推出昇騰970和昇騰980，而昇騰990將首次引入邏輯摺疊，依託“韜定律”實現算力規模繼續翻倍，訪存頻寬、訪存容量與互聯頻寬也將大幅提升。
如果說“韜定律”解決的是晶片“內部”的聯接問題，華為過去幾年還在同步求解另一個問題：晶片“之間”的聯接。在承認單晶片製程難以追趕之後，以多勝少就成為另一種必然選擇。“縮微”從器件到電路、到晶片、到系統，一以貫之。
華為研發了Matrix-Link、靈衢匯流排等高速互聯技術，支撐超大規模算力叢集近乎線性地擴展，讓昇騰、鯤鵬獲得了大規模叢集式計算的新優勢。這些突破的價值，在AI算力需求狂飆、而輝達反覆對華禁售的關鍵階段得到充分兌現：擁有超節點與叢集能力的昇騰頂住了壓力，成為國內大量AI算力設施的核心底座。
放在更大的坐標系裡看，“韜定律”是中國在全球半導體領域首次提出的、用於指導產業發展的新原則。
從廣義上看，它回應的是摩爾定律逼近物理極限這個全行業共同的難題，試圖為全球半導體尋找一條可持續演進的新路；從狹義、也更現實的角度看，它是華為從半導體基礎定律這個看似絕無可能有路的地方，硬生生為自己蹚出的一條生存之路。它徹底改變了“先進製程等於唯一主線”的傳統敘事，證明了在非極致製程條件下，通過三維結構重塑與系統協同，依然可以逼近甚至超越頂級算力性能，而其中蘊含的成本優勢，同樣不容低估。
這條路的代價，是常人難以想像的戰略聚焦與研發投入。華為輪值董事長孟晚舟在2025年財報中寫道，在迷霧中航行，比前行速度更重要的是羅盤的精準；在抓住確定性機遇的同時，更要戰略聚焦。華為選擇穩紮穩打，堅持以硬體為主要盈利模式，克制發展邊界，做強核心競爭力，築牢所謂“矽基黑土地”。
數字是這種定力的直觀體現：2025年，華為研發投入達1923億元人民幣，同比增長7.01%，約佔全年收入的21.8%；近十年累計研發投入超過13820億元；截至2025年底，華為研發員工約11.4萬名，佔員工總數的53.7%。所謂突圍，拆開來看，就是把超過一半的人力和超過五分之一的收入，全力砸向研發。
但即便再強大的企業，也無法獨自完成所有答案，未來一定屬於開放合作。
華為也清醒認識到，摩爾定律紅利消退疊加全球供應鏈割裂，單純比拚晶片製程、比拚單卡紙面算力的時代已經落幕，未來算力產業的競爭，將是貫通材料、製造、架構、軟體、演算法與落地應用的全鏈路系統化博弈，國產晶片的突圍註定是一場長期的、全產業鏈協同攻堅的工程。只有與全球科學家、工程師和產業夥伴緊密合作，才能共同推動半導體與電子產業持續發展。
華為也從不缺少開放合作的基因，這是華為戰場取勝的底層支撐。如今，鴻蒙、鯤鵬、昇騰已構成了更廣泛的中國科技生態基石。截至2025年底，鴻蒙開發者已超過1000萬。CANN作為昇騰的核心軟體棧，並且全面開源開放。作業系統 openEuler、資料庫openGauss、AI框架昇思 MindSpore都完成了開源，並且建構了相對成熟的開發者生態。這背後是一種認知轉變，華為的生存根基，正從單一的技術競爭力，轉變為整個生態系統的繁榮度。
摩爾定律從提出到被行業普遍接受，用了大約十年。何庭波坦言，華為走到這一步要感謝許多合作夥伴的共同探索，未來十年沒有一家公司能完成所有答案，歡迎學術界、產業界志同道合的夥伴加入，協力面對電子行業的共同難題。這不是客套，而是這一代中國半導體人對攻堅形態的真實判斷。
今天放眼望去，曾經緊緊纏繞華為的晶片圍堵，已經逐步宣告失敗。
至少在目之所及處的關鍵隘口，華為都找到了晶片問題的解法。在移動SoC上，麒麟的回歸打破了蘋果、高通壟斷全球高端手機晶片市場的格局。在眾多行業裡，昇騰、鯤鵬都成為AI與生產力結合的第一站。DeepSeek、智譜、科大訊飛等大模型廠商都已經完成了相關算力適配。
當然，問題遠未全部解決。先進製程仍有差距，全球高端市場覆蓋依舊不足，中國晶片的海外拓展面臨大量限制，“韜定律”的理論體系也仍有待產業驗證與共識沉澱。但同樣不可否認的是，中國已經能夠在本土設計並生產出先進的AI算力晶片與高端移動SoC，並且全部實現大規模商用。
華為的晶片突破，不可逆地改寫了全球科技競爭的版圖。“韜定律”為破解中國半導體產業的現實痛點提供了新方案，也為全球半導體行業的下一步演進貢獻了中國智慧。它最深刻的啟示或許在於，真正的自立自強，不是在別人劃定的跑道上跑得更快，而是當跑道本身走到盡頭時，有能力指出另一個方向。
六年之前，這不可想像。中國也由此成為晶片遊戲中不容迴避的核心博弈者。那張曾經可望而不可及的主桌，我們終於坐了進去，並且再也不會離開。 (觀察者網)