8月。 原計畫四季度才亮相的昇騰950DT，提前到了8月上線華為雲平台。 這不是一次簡單的"提前交卷"。這塊晶片身上綁著華為整個AI算力戰略最敏感的一根神經——HBM（高頻寬儲存）。 全球100%的HBM產能被三家死死攥著：SK海力士約佔一半，三星、美光瓜分剩下的一半。2026年產能全部預訂一空，SK海力士計畫五年內晶圓產能翻倍。國金證券判斷：記憶體短缺將持續至2030年。

著眼當下 ，AI 算力狂飆，伺服器功率密度、晶片整合度、機櫃負載階躍性持續刷新行業認知，MLCC、矽電容、超級電容三類核心儲能 / 濾波電容，早已不是簡單的被動元器件堆疊，而是按照納秒、高頻、毫秒 - 秒級三大時間維度，分層承擔起算力系統從晶片核心到整機機櫃的供電穩壓重任。 市場主流分化出兩大算力路線：輝達 Rubin 系列主打單櫃極致算力密度，是當前全球高端 AI 叢集的標竿；華為昇騰路線依託超節點叢集 + 全光互聯 + 國產自主體系，走出差異化突圍路徑。兩條技術路線架構、功耗邏輯、供電方案截然不同，也直接導致三類電容的應用定位、用量規模、價值權重、匯入節奏、產業鏈受益邏輯出現明顯分野。本文從底層分工、路線核心、單品拆解、產業鏈機會四大維度，把兩條算力賽道下三類電容的博弈邏輯、現狀與未來徹底講透。 一、底層邏輯：三類電容並非替代關係，而是算力供電三層 “防護網” 先釐清核心前提：MLCC、矽電容、超級電容不存在互相替代，而是依據部署位置、響應速度，形成三級供電保障體系，分別對應晶片 - 板卡 - 機櫃三大空間層級，以及納秒、超高頻、毫秒至秒級三大時間尺度，這也是兩條算力路線通用的底層架構。

華為副總裁、華為雲中國區總裁陳林近日宣佈，公司將每年推出一代昇騰AI晶片，並實現算力翻倍。這一路線圖旨在應對市場算力短缺和記憶體成本上升的挑戰，為AI模型訓練與迭代提供穩定可預期的算力供給。 陳林表示，當前市場面臨算力緊缺和記憶體成本上漲，影響了模型的訓練和迭代，增加了企業開支。解決方案在於穩定的計算資源供應和可預測的擴容節奏。 陳林確認了“一年一代，算力翻番”的計畫，並透露昇騰950DT晶片將於8月正式在華為雲服務中上線。該晶片將在向量性能、記憶體頻寬和互聯方面獲得顯著提升，並原生支援FP8等現代計算格式，以簡化程式設計和模型調優，包括智能駕駛場景。 與此同時，華為雲宣佈將基於自研昇騰晶片和本地化供應鏈，建構全球算力與儲存網路。規劃涵蓋34個區域和102個可用區，目前已在貴陽、蕪湖、內蒙古部署了大型計算叢集。在汽車和企業領域，華為將提供更安全可靠的雲基礎設施，並持續加大對企業數位化轉型的AI服務投入。

據《南華早報》援引深圳市政府消息，一個由華為技術公司領銜的研究團隊近日聲稱，已使用至少1000顆華為昇騰910C AI晶片組成的叢集，完成了對DeepSeek V4-Pro（1.6兆參數）大語言模型的全參數後訓練。該團隊由華為與深圳環島人工智慧研究院、哈爾濱工業大學（深圳）及深圳巨量資料研究院共同組成。 這一成果標誌著中國本土AI加速器首次在處理訓練類工作負載方面取得實質進展。此前，受美國出口管制限制，中國AI企業在模型訓練環節一直最難脫離輝達硬體。昇騰910C是華為當前的旗艦AI晶片，採用雙die設計，在早期DeepSeek測試中其推理性能約為輝達H100的60%。 所謂的“全參數後訓練”是指在大模型完成海量預訓練（V4-Pro的預訓練語料超過32兆 tokens）之後，通過指令微調、安全對齊和特定任務資料對模型所有權重進行更新的階段。這不同於成本更高、計算量更龐大的預訓練。去年8月曾有報導稱，DeepSeek在R2模型訓練時甚至無法在昇騰晶片上完成一次成功的訓練運行，原因是性能不穩定、片間互聯慢以及華為CANN軟體棧的缺陷，最終只得退回使用輝達GPU進行訓練。今年4月發佈的DeepSeek-V4-Pro是首款從一開始就圍繞昇騰建構的模型。 需要注意的是，深圳方面的聲明未提供任何基準測試資料，未說明此次後訓練耗時多久、與在輝達硬體上執行相同任務相比效率如何，也未給出1000顆叢集的實際利用率。DeepSeek公司本身對此未予置評。

6 月 6 日，深圳市政府披露的一則消息在半導體領域引起關注，也被《南華早報》報導——一支以華為為核心的聯合研究團隊，用至少 1000 顆昇騰 910C 晶片組成的叢集，完成了對深度求索（DeepSeek）V4‑Pro 模型的全參數後訓練。該模型的參數規模達 1.6 兆，預訓練語料庫超過 32 兆個 token。 這是中國本土 AI 加速器首次被公開證實能夠處理此量級的訓練類工作負載。過去，中國的 AI 公司在“訓練”這一環節幾乎完全受制於輝達 GPU，即便在推理側已能替代一部分。而“後訓練”，處於預訓練和部署之間，此前一直是未被跨越的難關。 但該消息未給出任何基準測試、執行階段長，也未提及與輝達的效率對比。背後的張力，自始至終都未曾減弱。 從“困境”走向“可行”

引言：算力即能力，晶片定生死 從最初的“市場空白”到如今“多點突破”，國產 AI 晶片正處於從"可用"向"好用"邁進的關鍵爬坡期。 01. 發展歷程：從“追跑”到“並跑” 國產 AI 晶片的探索之路，是中國硬科技突圍的縮影。

在2026年昇騰AI開發者峰會上，華為半導體首席科學家廖恆深度解讀了華為算力技術的破局之路。他坦言，在全球先進半導體賽道中，國內單顆晶片的工藝規格與性能參數，長期存在客觀差距。針對這一行業痛點，華為早在四五年前就提前佈局、精準預判，摒棄了單純追逐單晶片極致性能的傳統思路，全力攻堅超節點互聯技術，憑藉頂尖的系統互聯能力，彌補單芯硬體短板，走出了一條獨具中國特色的算力突破路徑。 回望行業發展節點，華為佈局超節點技術的決策，恰好處於國內半導體產業遭遇外部極限封鎖的關鍵時期。彼時，美國出台嚴苛制裁規則，全面禁止台積電等全球頂尖代工廠為華為代工高端晶片，直接斬斷了華為高端手機晶片、AI訓練晶片的迭代升級通路。終端產品只能依託4G制式驍龍晶片維持更新，AI算力領域更是只能依賴存量老舊晶片支撐訓練業務，國內晶片產業一度陷入單芯突破無望的被動困局。 雪上加霜的是，當時國內半導體製造工藝尚未完成關鍵技術攻堅，7nm及以下先進製程量產能力缺失，無法為國產高端晶片研發、量產提供本土化支撐。內外雙重承壓下，國內企業想要復刻西方“單芯極致迭代”的發展模式，已然行不通。正是在這樣的行業背景下，華為跳出單一硬體攻堅的思維侷限，用系統化思維破解算力難題，而這一核心思路，與錢學森先生提出的系統工程理論高度契合。 1978年，錢學森先生正式提出系統工程核心理論，這套適配全行業、全領域的組織管理技術，凝練出頂層設計、科學管理、自主創新、全域協作、綜合整合五大核心準則。錢老的核心思想始終強調，技術突破不能盲從西方固有路徑，切忌侷限於單一技術模組的迭代最佳化，而是要立足自身產業現狀，從全域維度統籌規劃、整合資源、補齊短板。

4月24日，DeepSeek V4發佈，跑在華為昇騰晶片上。5月25日，華為何庭波在IEEE ISCAS上扔出一顆更大的炸彈——"韜定律"。 兩件事隔了整整一個月，但放在一起看，故事才完整。 先說V4。1.6兆MoE，100萬token上下文，MIT開源——參數炸裂，但圈內聊的不是參數。是它用了昇騰，沒用NVIDIA。這是第一次，世界頂級開源大模型用國產晶片扛住了真實流量。 再說韜定律。何庭波那場演講的核心就一句話：以後晶片的性能之爭，不看你電晶體做得多小，看你訊號傳得多快。她把晶片最佳化的焦點從"幾何縮微"（摩爾定律的路徑）扭到了"時間縮微"——那個希臘字母 τ（tau），就是訊號傳輸的時間常數。