近日，輝達展示了下一代 CPO（共封裝光學）光電整合方案，準備將光引擎進一步向計算晶片靠近。
上個月，在舊金山舉辦的 SEMICON West 2026 大會上，輝達研究員 Nikola Nedovic 介紹了這項名為 Optics-on-Interposer（OOI，中介層整合光學）的新技術。相比現有 CPO 方案，它將負責光電轉換的光引擎從封裝基板移到計算晶片所在的矽中介層上，進一步縮短高速電訊號的傳輸距離，以降低功耗、提高互連頻寬密度。
輝達同期還展示了一項密集波分復用（DWDM）研究，利用 8 個不同波長在同一根光纖中傳輸資料，實現 256Gb/s 的總頻寬。兩項研究分別著眼於縮短晶片與光引擎之間的電連接，以及提升單根光纖的傳輸容量。
值得關注的是，現有 CPO 技術才剛剛進入規模化擴產階段。10 月 21 日，輝達與封測廠矽品公佈擴產計畫，預計到 2027 年年中將 CPO 光引擎產能提高至當前的 15 倍，並爭取在 2028 年底前再翻一番。
目前，OOI 仍處於研究階段，輝達尚未公佈具體的商業化時間表。不過，隨著現有 CPO 加速走向規模化量產，一個新的問題變得愈發重要：當光引擎已經被整合進晶片封裝，為什麼還要讓它進一步靠近計算晶片？
這一變化背後，是 AI 叢集不斷增長的通訊需求，以及高速電互連在頻寬、功耗等方面逐漸顯現的物理限制。
光引擎為什麼還要往裡搬？
過去，資料中心交換機主要依靠面板上的可插拔光模組傳輸資料。交換晶片發出的電訊號經過電路板走線和連接器，到達光模組後轉換為光訊號，再經光纖傳輸。這套方案供應鏈成熟，模組發生故障時也便於單獨更換。
但當單通道速率提高到 200Gb/s，電訊號經過電路板和連接器時的損耗明顯增加，需要更複雜的均衡和驅動電路補償，功耗也隨之上升。大型 AI 叢集需要大量高速連接埠，通訊環節的能耗逐漸成為系統設計的重要約束。
CPO 因此受到行業重視，正是因為它能將光引擎從裝置面板搬到交換晶片附近，整合在同一封裝內，讓電訊號儘早轉換成光訊號。
今年 6 月，輝達宣佈面向 Vera Rubin 平台的 Spectrum-X Ethernet Photonics 交換機進入全面量產。其 SN6800 系統提供 512 個 800Gb/s 連接埠，總交換頻寬達到 409.6Tb/s。按照輝達公佈的資料，與傳統可插拔方案相比，CPO 可將每個 1.6Tb/s 連接埠的相關功耗降至約五分之一。
然而，進入同一個封裝，並不代表電訊號路徑已經縮短到了極限。在現有 CPO 架構中，光引擎通常位於有機封裝基板上，訊號仍須經過矽中介層和有機基板才能到達光引擎。隨著頻寬繼續增長，封裝內部的這段電連接也有進一步最佳化的空間。
OOI 正是針對這段路徑提出的方案。它讓光引擎與核心晶片共用矽中介層，通過更細、更密集的布線直接連接，繞過高速訊號路徑中的有機基板。不過，有機基板並未從整個封裝中消失，仍可用於供電和結構支撐。
這種設計與 GPU 連接 HBM（高頻寬記憶體）的方式邏輯相似。HBM 借助矽中介層實現大量高密度連接，OOI 則嘗試把類似能力用於晶片與光引擎之間。光互連的設計因此與先進封裝更加緊密地結合。
目前，CPO 主要用於交換機網路，更長遠的方向則是 GPU 之間的 Scale-up 互連。今年 3 月，輝達在 Feynman 路線圖中規劃了銅互連與 CPO 兩種 NVLink 方案，顯示光互連可能繼續向計算系統內部延伸。至於 OOI 是否用於其中某一代產品，目前尚無公開安排。
不過，縮短電訊號路徑只是輝達探索的一個方向。隨著通訊頻寬不斷增長，如何在有限的功耗和封裝空間內傳輸更多資料，同樣需要新的設計思路。
早在 2023 年，輝達研究人員就在 Journal of Lightwave Technology 發表 Beyond CPO 這篇文章，探討高速電連接的頻寬與能效限制，並提出利用矽中介層建構“更寬、更慢”的平行介面。
對於相同的總頻寬，系統可以依靠少數超高速通道，也可以用更多低速通道平行傳輸。前者面臨更嚴重的訊號損耗，均衡與驅動功耗也更高；後者需要更多布線，卻有機會降低單條鏈路的複雜度與能耗。
矽中介層的高布線密度，為增加平行通道提供了條件。不過，更多通道同樣會佔用面積和封裝接點，因此仍需權衡速率、密度、功耗與成本。
此次展示的 DWDM 研究也體現了利用平行傳輸提高總頻寬的思路。不同波長的光訊號可以在同一根光纖中傳輸，再由接收端分離。今年 OFC 會議上，輝達研究團隊已公佈基於 3D 堆疊電子晶片和矽光晶片的 256Gb/s 光 I/O 研究，由 8 條 32Gb/s 資料通道組成。
兩項技術解決的問題不同，但都在探索如何利用有限的功耗和空間傳輸更多資料。只是，當光引擎進一步進入晶片封裝，原本相對獨立的電子與光學器件也需要更緊密地整合，這給製造環節帶來了新的挑戰。
從原型到量產，封裝成了新的難題
光引擎越靠近計算晶片，工程難度也越高。首先是散熱問題：交換 ASIC 和 GPU 都是高功耗器件，部分矽光調製器等光學元件卻對溫度變化敏感。共用中介層之後，必須控制計算晶片產生的熱量對光學器件穩定性的影響。
其次是良率與維護。傳統光模組故障後可以直接更換，而共封裝方案把光引擎與昂貴的核心晶片緊密整合，局部失效可能增加整套封裝的維修成本。組裝前的器件篩選、光纖對準和故障返修能力，都會影響產品能否經濟地量產。
輝達在現有 CPO 產品中已經有所準備。例如，Spectrum-X 光引擎能夠承受回流焊工藝，便於組裝前測試；光纖採用可拆卸連接器，雷射光源則放在封裝外部，以減輕溫度影響並方便維護。OOI 進一步提高整合度，意味著這些要求還會提高。
另一個容易被忽視的瓶頸是測試效率。知名調研機構 TrendForce 今年 10 月的研究指出，部分光學耦合與對準工序已縮短至數秒以內，但完整測試一顆光子積體電路（PIC）仍可能耗時超過 100 秒。除了電子性能，光子晶片還要檢查不同波長下的光功率、損耗及溫度表現，測試步驟更加複雜。
這使 CPO 生產需要把自動測試機、光源、光功率計、光譜分析儀和精密對準裝置更緊密地結合起來。過去可以獨立完成的電子與光學測試，如今必須在封裝流程中協調。TrendForce 預計，2027 年前後將成為 CPO 測試平台加快整合的重要階段。
對於光通訊產業而言，這些製造難題也意味著新的分工變化。當光引擎需要與計算晶片共同完成封裝，傳統光模組廠商之外，晶圓代工、先進封裝和光電測試企業都將更加深入地參與光互連系統的開發。
誰能掌握下一代光互連的製造能力？
過去，可插拔光模組通常由模組廠商獨立組裝測試，再交給整機廠。到了 CPO 階段，光引擎需要與交換晶片、矽光製造和先進封裝協同開發，相關供應商必須更早參與設計。
輝達現有供應鏈已經體現了這種分工。台積電提供矽光製造與 COUPE 技術，矽品參與封裝測試，Lumentum、Coherent 等提供外接雷射光源，鴻海參與系統整合。TrendForce 此前指出，光引擎良率、矽光產能和先進封裝資源，是 CPO 擴產的重要制約因素。技術指標之外，能否以足夠高的良率和可控成本持續交付，正在成為關鍵競爭力。
不過，這種轉變也給中國光通訊產業鏈帶來了新的機遇與結構性調整壓力。
天孚通訊長期深耕精密光器件領域，公司在今年 10 月披露，面向 CPO 場景的光纖陣列單元（FAU）、外接雷射光源（ELS）等產品已實現穩定量產交付。OOI 方案雖然將光引擎移至中介層，但並未取消外接光源與光纖連接的物理需求；隨著整合密度上升，這類精密元器件的對準精度與可靠性要求反而更加嚴苛。
對於中際旭創、新易盛等高速光模組主力廠商而言，變化主要體現在產品形態的演進上。目前 800G、1.6T 可插拔光模組仍處於市場需求的高峰期，OOI 也尚未確立明確的商用時間表。但如果未來更多高速連接走向共封裝，部分原本由獨立光模組承載的整合環節勢必向晶片封裝端轉移，模組廠商必須逐步積累矽光技術、光引擎製造以及光電協同設計能力。
相關佈局已經在行業內鋪開，中際旭創在半年報中披露，其 1.6T 矽光模組已進入規模放量階段，並正持續推進 NPO、XPO 與 CPO 技術的研發；新易盛則佈局了 6.4T NPO、12.8T XPO 等產品形態，並儲備了 CPO 相關技術。與此同時，羅博特科旗下的 ficonTEC 已經斬獲 CPO 晶圓與晶粒級測試裝置的量產訂單，部分裝置已完成交付並確認收入。光互連向封裝腹地的延伸，正在為上游精密裝配與專用測試裝備打開新的增量空間。
海外晶片廠商也在加強佈局。博通正推進 Bailly CPO 交換機量產，Marvell 也在近期傳出擬收購 Lumentum 的消息。雖然這些動作各有側重，但都反映出高速晶片與光學器件之間的協作正在加深。
目前，輝達尚未公佈 OOI 的實際節能幅度、頻寬密度和量產時間。更緊密的整合最終能否帶來成本優勢，仍取決於節省的功耗是否足以覆蓋額外的封裝、測試和維護成本。
而隨著光互連不斷靠近晶片，未來競爭的重點也將從單一器件性能，逐步擴展到整套光電系統的設計和製造能力。 (DeepTech深科技)