先進封裝，打破性能壁壘

2023 年先進封裝市場價值 43 億美元，預計到 2029 年將超過 280 億美元，2023-2029 年復合年增長率為 37%。細分到終端市場，最大的先進封裝市場是“電信和基礎設施”，2023 年該市場的收入佔比超過 67%。緊隨其後的是“移動和消費者”，這是增長最快的市場，復合年增長率為 50%。

就封裝單位而言，先進封裝預計將經歷 44% 的復合年增長率（2023-2029 年），從 2023 年的 6.27 億個單位增至 2029 年的 56 億個單位。這種巨大的增長是因為新晉封裝的需求正在健康增長，而且由於 2.5D 和 3D 平台推動價值從前端到後端的轉變，與不太先進的封裝相比，先進封裝的平均售價非常高。

3D 堆疊記憶體（HBM、3DS、3D NAND 和 CBA DRAM）是最重要的貢獻者，到 2029 年將佔據 70% 以上的市場份額。增長最快的平台是 CBA DRAM、3D SoC、有源 Si 中介層、3D NAND 堆疊和嵌入式 Si 橋。

先進封裝正在半導體供應鏈中掀起一波顛覆浪潮

代工廠、IDM 和 OSAT 在同一高端封裝市場領域競爭，模糊了FE 到 BE 供應鏈的界限。這使得小型企業更難進行有意義的競爭。高端封裝供應鏈的進入門檻越來越高，主要參與者憑藉其 FE 能力顛覆了先進封裝領域。採用混合鍵合使 OSAT 的處境更加艱難，因為只有擁有晶圓廠能力和充足資源的參與者才能承受重大的產量損失和巨額投資。

台積電展示了其利用 CoWoS、InFO 和 3D SoIC 解決方案的 3D Fabric。英特爾使用其 Foveros、EMIB 和 Co-EMIB 產品，後來又使用 Foveros Direct 和 Omni。三星是 HBM 和 3DS 記憶體的先驅，並且還提供 I-Cube、H-Cube 以及後來的 R-Cube 和 X-Cube。

從技術角度來看，台積電在 FE+BE 高價值製造業務中佔據主導地位。從開發、生產和投資到智慧財產權申請，它在每個關鍵業務方面都表現出色。照這樣發展下去，台積電不僅僅是試圖消滅其商業競爭對手（英特爾和三星），而且還要確保保持行業領先地位。這家台灣巨頭為特斯拉和 Cerebras 提供其 InFO_SoW 解決方案，其 3DSoIC、CoWoS 和 InFO 解決方案被 AMD、Xilinx 和 GUC 等公司用於其新產品。

英特爾是美國晶片製造和先進元件封裝領域的主要參與者，其“Lakefield”Foveros 封裝銷往三星、微軟和聯想等終端客戶。更多基於英特爾先進 3D/2.5D 封裝技術的產品（如 Ponte Vecchio、Meteor Lake、Foveros Omni 和 Foveros Direct）將很快上市。

三星電子是開發 HBM 記憶體 3D TSV 堆疊技術的先驅，也是自 2000 年代以來投資該技術的少數幾家公司之一。此外，三星電子自 2015 年以來一直在生產三星 DDR4 3D 256GB 雙列直插式記憶體模組 (RDIMM)。此外，這家韓國巨頭最近還開發了其 I-Cube 和 H-Cube 解決方案。

自 2015 年以來，索尼一直是使用 W2W 技術的混合鍵合晶片出貨量最多的公司。索尼目前提供 2 堆疊和 3 堆疊版本。在 2 堆疊中，像素位於電路頂部。在 3 堆疊版本中，像素堆疊在 DRAM 緩衝區快取的頂部，而 DRAM 緩衝區快取位於電路頂部。2020 年，索尼為其 SWIR 成像儀推出了 D2W 解決方案。

如今，高端封裝的實現越來越依賴於 FE 技術，混合鍵合正在成為一種新趨勢。BESI 在這一新趨勢中發揮著關鍵作用，為台積電、英特爾和三星等大公司提供裝置，這些公司都在爭奪霸主地位。確保下一代高端性能業務在財務和技術上超出了 OSAT 和基板供應商的能力。

摩爾定律即將達到極限，封裝技術是關鍵支柱

在數字終端系統需求和技術創新的推動下，先進封裝選項日益豐富和具有突破性。現有的 2.5D 和 3D 整合能力生產是過去投資所獲得的收益，源於滿足長期需求的可貴願望。摩爾定律擴展帶來的性能/功率改進以及不斷上升的成本促使半導體行業制定系統級擴展戰略，採用高端封裝解決方案，而不是單純擴展 FE 高級節點。SoC 分區和“小晶片”整合是一種潛在的前進方向，通過對 SoC 晶片進行分區並僅擴展那些最關鍵的電路塊來最佳化擴展成本。要實現這一點，需要具有高互連密度、高頻寬和高功率效率的 2.5D 和 3D 異構整合技術。

在先進封裝技術細分中，我們根據 IO 間距和 IO 密度對關鍵技術進行了分類：UHD FO、2.5D 中介層、3D 堆疊儲存器和嵌入式 Si 橋（即 3DSoC（混合鍵合））。領先的參與者開始憑藉 UHD FO、中介層、TSV 和嵌入式 Si 橋的核心技術贏得市場份額。此外，這些技術可以進一步組合和共存以滿足未來的需求，例如英特爾的 Co-EMIB（EMIB + Foveros）和台積電的 InFO_LSI（UHD FO + LSI）。

未來一代封裝解決方案是實現系統級密度更高的 3D IC，間距≤10 μm。領先的供應商，尤其是台積電、長江儲存、三星和英特爾，都以此為目標，提供尖端的混合鍵合解決方案，代表半導體和封裝領域的接觸點。混合鍵合這一關鍵技術可以解鎖高端和定製元件的混合搭配可能性。

所有先進封裝平台的主要技術趨勢是減小互連間距（無論類型如何）——它與 TSV、TMV、微凸塊甚至混合鍵合有關，這已經是最激進的解決方案。除此之外，通孔直徑和晶圓厚度有望降低。這項技術的發展對於一方面整合更複雜的單片晶片和另一方面整合晶片以支援更快的資料處理和傳輸是必要的，同時確保更少的功耗和損耗，並為後代提供更高密度的整合和頻寬。

總體趨勢是在同一封裝中結合更多 2.5D 平台和 3D 平台。因此，我們預計未來將在同一封裝中使用 3D SoC、2.5 中介層、嵌入式硅橋和 MTV 共封裝光學器件整合晶片的封裝。新的 2.5D 和 3D 封裝平台將在稍後上市，使 HEP 封裝變得更加複雜。

(半導體行業觀察)