#CFET
•

imec下一代AI晶片路線圖：CFET、BSPDN（背面供電）、HBM、3D IC、Chiplet五大技術開啟System Scaling新時代！

🔷從電晶體、供電、記憶體到3D異構整合全面升級 🔷AI算力驅動半導體從Device Scaling邁向System Scaling AI算力一路狂奔之後，小編越來越明顯地感受到，半導體產業正在進入一個全新的階段，過去靠電晶體不斷縮小就能換來性能增長的時代，正在逐漸讓位於系統級創新。 看完imec這份報告後，小編最大的感受是，未來先進計算的競爭已經不再只是“誰的製程更先進”，而是要同時解決計算、互連、記憶體、供電、散熱與3D整合等一整套問題。
imec下一代AI晶片路線圖：CFET、BSPDN（背面供電）、HBM、3D IC、Chiplet五大技術開啟System Scaling新時代！
科技#AI晶片#imec#HBM
•

CFET堆疊架構：新方案解決 3D 堆疊晶片的引腳布線痛點

分享台灣國立陽明交通大學的研究，針對 CFET（互補場效應電晶體）堆疊結構的標準單元庫綜合難題，提出一種基於 DRC（設計規則檢查）感知尋找表的可擴展綜合方法，針對性最佳化引腳有效訪問性能。 CFET 堆疊結構可縮小單元面積、提升 M0 層布線靈活性，但也導致布線軌道縮減、引腳可訪問性下降。傳統引腳可訪問性評估指標 RPA 僅計算空間可達性，無法識別因阻塞、引腳位置引發的潛在 DRC 違規，產生大量無效訪問點，拖累後端佈局布線的效率與良率。 該研究採用兩階段綜合流程：第一階段完成單元佈局與接觸孔分配，通過擴散共享、單元翻轉等策略壓縮面積、最佳化線長；第二階段為核心創新：一是建構 RPA 尋找表，將引腳鄰域狀態編碼為向量並預計算縮放後的 RPA 值，複雜度僅 O (T²)，為高速最佳化提供支撐；二是提出 DRC 感知的 DARPA 指標，通過模擬引腳訪問空間預校驗規則，將違規訪問點權重設零，無需生成最終金屬層即可篩選有效引腳；三是設計均衡 DARPA 增量最佳化策略，按閾值逐級迭代，保障所有 I/O 引腳訪問質量均衡。 報告主要內容
CFET堆疊架構：新方案解決 3D 堆疊晶片的引腳布線痛點
科技#CFET#堆疊架構#晶片
•

台積電展望未來：N2、CFET 、SRAM、CoWoS、SoIC 3D 堆疊、CPO等

分享台積電在 2024 ISSCC 發佈的半導體產業現狀與未來展望報告，主要討論宏觀趨勢。產業格局上，晶圓代工模式催生無廠設計生態，顛覆傳統 IDM 模式；細分領域中，5G 向 6G 演進，無線通訊速率、時延、功耗持續最佳化；汽車 ADAS 逐步匯入 7nm 至 3nm 製程，MRAM/RRAM 適配車載高可靠儲存；CMOS 圖像感測器向雙層、三層晶圓堆疊架構升級。未來 3D 堆疊與異構整合將實現封裝內萬億級電晶體整合。 技術上，工藝製程持續演進，台積電 N7 至 N2 節點穩步迭代，EUV 光刻、自對準圖案化成為先進製程標配；CFET 實現 1.5~2 倍密度提升，並完成 48nm 柵極間距硅片驗證。此外還介紹了SRAM、CoWoS、SoIC 3D 堆疊、CPO等技術。 報告主要內容 市場規模與需求驅動
台積電展望未來：N2、CFET 、SRAM、CoWoS、SoIC 3D 堆疊、CPO等
台股#台積電#展望報告#N2