瘋狂囤光刻機，DRAM雙雄在怕什麼？
2026年的半導體圈，正在上演一場現實版的“搶椅子”遊戲。而攪動這場戰局的核心變數，正是AI引爆的儲存需求。
01 邏輯變了！儲存廠成EUV大買家
在這一輪遊戲中，光刻機便是這把“椅子”。
近日，儲存晶片大廠SK海力士宣佈將在2027年12月31日前向荷蘭ASML採購價值11.95兆韓元（約79.7億美元）的極紫外光（EUV）光刻機，旨在應對日益增長的記憶體晶片需求。該交易已作為正式披露檔案提交給韓國監管機構，並成為近年來ASML客戶公開的最大一筆EUV光刻機採購訂單。
根據預計，SK海力士採購的這些EUV光刻機將主要用於先進DRAM晶片和HBM晶片的生產。主要會部署在兩個晶圓廠：一個是SK海力士位於龍仁的新晶圓廠，該晶圓廠計畫於2027年2月投產；另一個則是位於清州的M15X工廠，該晶圓廠專門用於生產高頻寬記憶體晶片。
伯恩斯坦公司的分析師戴維·道則預計，SK海力士的這份訂單將使得其在兩年內新增約30台EUV光刻機。這略高於其之前預測的SK海力士兩年內將採購26台EUV光刻機的數量。
無獨有偶，儲存龍頭三星也傳出了大舉採購光刻機的動作。韓國媒體Sedaily援引知情人士的消息報導稱，三星電子已確定向光刻機大廠ASML和佳能訂購了約70台光刻機，總金額高達10兆韓元（約67億美元），其中包含20台EUV光刻裝置。不過三星方面隨後回應稱，該消息並不屬實，公司至今尚未作出相關決策。
儘管三星的採購傳聞未得到證實，但這一消息本身就折射出當前半導體行業對光刻機的迫切需求。
02 決戰1c節點的勝負手，壓給光刻機
在探究三星、SK海力士兩大儲存龍頭大舉採購EUV光刻機的戰略邏輯前，需先系統梳理五大核心影響因素，這些因素直接決定了兩家企業的採購規模、節奏及行業後續格局：
第一，兩大巨頭當前EUV光刻機保有量。
第二，兩家公司1c DRAM現有產能基數、2026年底規劃產能的落地路徑及產能爬坡節奏。
第三，不同生產製造能力帶來的市場競爭力差異。
第四，ASML的EUV產能供給能力、交付周期及現有訂單積壓情況，能否匹配兩大龍頭的擴產需求。
第五，是否需要警惕2028年產能集中釋放導致的過剩風險？
以下是關於上述五點的具體分析：
儲存雙雄EUV光刻機保有量
日前，調研機構BOFA公佈了2021到2025年為止的EUV光刻機數量，如下所示：
如圖所示，三星的EUV 光刻機持有量已超過SK海力士的兩倍，這一裝置數量優勢直接對應到產能層面——在儲存晶片製造中，光刻機部署密度是先進製程產能釋放的核心約束條件，而多層EUV光刻更是10nm級以下工藝量產的核心前提。2026年作為全球DRAM行業的“1c節點爆發年”，這場製程微縮競賽已全面邁入第六代10nm級1cDRAM時代，成為AI算力爆發背景下高端記憶體供給的核心戰場。
當下，三星和SK海力士都已釋放擴產1c DRAM的核心資訊。
1c DRAM現有產能基數
根據規劃，三星1c DRAM產能將在2025年第四季度率先達到每月6萬片產能，2026年第二季度再新增8萬片產能，並於2026年第四季進一步擴增6萬片，屆時整體月產能達到20萬片。具體的時間節點以裝置完成安裝為基準，目標是在上述各個階段具備立即量產條件。知情人士指出：“三星將在明年底前持續強化1c DRAM 的供給能力，意在提前卡位下一代市場。”
SK海力士方面，據韓國媒體報導，SK海力士計畫2026年將1c DRAM月產能從目前約2萬片300mm晶圓提升至16萬至19萬片，增幅達8至9倍，佔其DRAM總產能的三分之一以上。據悉，SK海力士已將1c DRAM的良率提升至80%以上，該製程主要用於製造DDR5、LPDDR和GDDR7等最新通用DRAM產品。擴產後的1c DRAM將主要用於滿足輝達等大型科技公司的訂單需求。這一戰略調整反映出AI推理應用對成本效益更高的通用DRAM需求激增，該公司正將戰略重心從HBM擴展至更廣泛的AI記憶體市場。
分析指出，相比需要複雜堆疊工藝的HBM，1c DRAM的生產效率更高，能夠更快速響應市場需求的爆發式增長。
HBM是3D堆疊+系統級整合方案，需通過TSV矽通孔、超薄減薄、多層鍵合及CoWoS等先進封裝技術，將多顆DRAM Die與基片垂直整合，技術鏈路極複雜。1cDRAM則是DRAM製程的迭代升級，核心是通過4F²單元架構、EUV曝光最佳化實現單Die密度提升與良率改善，無需重構產線，直接復用現有DRAM成熟產線即可量產。
相較於HBM，1c DRAM 主打通用化、規模化供給，是AI伺服器、移動終端的核心基礎，同時也是 HBM4/HBM4E 的最佳核心片。SK 海力士已明確，將基於第六代 10nm 級 1c 製程 32Gb DRAM 裸片打造 HBM4E 記憶體。三星同樣在推進相關佈局，其研發的 12 層堆疊（12-Hi）、16 層堆疊（16-Hi）HBM4 產品，均會採用 1c DRAM 技術。
三星在2026年2月宣佈，已率先達成HBM4的量產，並向全球最大AI晶片公司輝達發貨。 該HBM4將搭載於輝達最新Rubin GPU中。市場預計，Rubin GPU將於2026年下半年正式出貨，以供應給Google、亞馬遜等美國科技大廠，並帶來超過1兆美元的市場規模。與此同時，三星也在配合Rubin GPU上市節奏，擴大華城H3 工廠17線，以及平澤P3、P4 工廠的HBM4 產能。
去年9月，SK海力士完成HBM4開發，但隨後在去年12月，SK海力士宣佈HBM4的量產已推遲至2026年3月或4月，HBM4產能大幅擴張的時間也進行了靈活調整。SK海力士決定至少在2026年上半年之前，保持HBM3E在所有HBM產品中最高的產量佔比。據悉，SK海力士在與輝達討論2026年HBM的產量時，大幅增加了HBM3E的產量。
不同生產製造能力帶來的市場競爭力差異
2025年第一季度，SK海力士佔據了全球DRAM市場36%的份額，略高於三星電子的34%和美光的25%。這也是SK海力士自1983年成立以來首次在全球儲存器市場佔據主導地位。
隨後在2025年第三季度，三星電子DRAM銷售額達到139.42億美元，環比增長29.6%，市場份額回升至34.8%，重新奪回行業榜首。同期SK海力士以137.9億美元的銷售額位居第二，市場份額為34.4%，與三星電子的差距僅為0.4個百分點。
三星電子業績的反彈，得益於是製造端兩大關鍵能力的集中釋放：一是HBM 高端產能的快速爬坡與精準交付。該公司第三季度HBM位單元出貨量環比激增85%，主要由於開始向輝達交付第五代HBM3E產品。二是通用 DRAM 產能的彈性調控與價格主導力。人工智慧資料中心對記憶體需求的爆發式增長，導致PC和智慧型手機等消費級IT裝置的DRAM供應趨緊，進一步推高了產品價格。
ASML的EUV產能供給能力
反過來思考，SK 海力士敲定 30 台 EUV 訂單、三星或可能採購 20 台的情況下，ASML 的產能能否跟上？在此之前，先來看一組 ASML 歷年光刻機的出貨量資料。
上圖可見，2023年、2024年、2025年，ASML的EUV光刻裝置數量分別為53台、44台和48台。從這組資料中，首先能捕捉到兩個核心資訊：一是ASML的EUV年出貨量始終維持在40-55台的區間，產能釋放呈現“緩慢線性增長”的特徵，並未出現爆發式提升——這與EUV裝置的製造複雜度直接相關，一台EUV整合超過12萬個高精度零部件，依賴德國蔡司的光學系統、美國Cymer的極紫外光源等全球獨家供應商，任何一個環節的產能瓶頸都會限制整體出貨。
二是2024年出貨量較2023年有所下滑，2025年雖有回升但未突破2023年峰值，這背後既有ASML產能調整的因素，也反映出前兩年行業擴產潮後，部分企業進入產能消化期，而2025年的回升則與AI驅動下高端儲存、先進邏輯晶片的需求復甦直接相關。
SK海力士的採購計畫具備明確的產能落地支撐。上文提到，這批裝置將分別部署在清州M15X工廠和在建的龍仁半導體叢集，其中龍仁基地的首座潔淨室啟用時間已從2027年5月提前至2027年2月，與裝置交付節奏高度匹配。若三星也計畫採購20台EUV，且同樣計畫在2027年底前交付，那麼SK海力士與三星的訂單合計將達到50台，佔ASML兩年產能的一半以上，這將大幅擠壓台積電、英特爾等其他頭部客戶的產能配額。
還需注意的是，日前ASML在財報中寫道，截至2025年底，公司積壓在手訂單達388億歐元，其中EUV系統積壓訂單達255億歐元，佔比65%。其中或許包含SK海力士的已下訂單，因此倘若三星和SK海力士均在當下向ASML追加大量EUV訂單，短期內也難以獲得充足的產能配額。
2028年，產能過剩？
據韓國媒體報導，三星內部預計本輪儲存短缺將於2028年前後趨於緩解，並據此校準投資節奏，以避免重蹈過度擴張的覆轍。與此同時，SK海力士亦多次公開表態，將以實際需求而非樂觀預期作為擴產依據。然而EUV光刻機的產能存在硬約束，當下不搶購，未來幾年將徹底失去高端賽道的競爭力。
因此，三星與SK海力士當下大量採購EUV光刻機，與警惕2028年產能過剩並不矛盾。警惕2028年過剩，是著眼於遠期的風險防控；而現在搶購EUV，則是應對近期市場剛需、應對行業競爭、推進產品結構升級的必然選擇。
03 DRAM技術下一步，該搶什麼？
長期以來，DRAM的密度提升高度依賴於製程微縮，這使得對EUV等高端光刻機的投入成為剛性需求。
隨著3D 堆疊儲存的發展，3D NAND 為提升儲存密度，將儲存單元垂直堆疊，層數不斷增加，目前主流產品已超過 300 層，未來還將向 1000 層邁進。DRAM未來也有類似的3D堆疊層數的技術路線圖。這種技術路徑的轉變，意味著廠商對光刻精度的極致追求將有所放緩，進而削弱對EUV光刻機的需求。
相應的對刻蝕裝置的需求量和性能要求呈指數級增長，比如從 32 層提高到 128 層時，刻蝕裝置用量佔比從 35% 提升至 48%。此外，近存計算方案的發展增加了 TSV 刻蝕需求，TSV 工藝中刻蝕和填充裝置佔比接近 70%，進一步增加了刻蝕裝置的需求。同時，3D NAND 堆疊層數不斷增加，每層薄膜厚度要求嚴苛，ALD 與 CVD 協同工藝成為主流，這都對薄膜沉積裝置提出了更高要求。
因此，半導體製造的未來重點，或將從單純依靠光刻機縮小特徵尺寸，轉向更複雜關鍵的刻蝕與薄膜沉積工藝。DRAM 對光刻機的依賴程度，也將明顯低於當前水平。 (半導體產業縱橫)