導讀
先說結論。
華為發佈“韜”定律之後，網上的討論基本分成兩派：一派說華為這次真的顛覆了，一派說不過是換個說法博眼球。揣測都是瞎掰，看看先行者曾經走過的路、做出的抉擇，對我們今天理解華為才有真意義。
十多年前，台積電面對過一個非常類似的十字路口。而且它的選擇，跟華為今天在做的事情，在技術邏輯上高度相似。
理解這一點，才能真正看懂這場晶片競賽的深層結構，這是一場關於在不同約束條件下，如何最佳化地推進系統性能的工程學博弈。
“韜”定律到底新不新，台積電的發展歷程告訴你
01. “韜”定律到底在說什麼
2026年5月底，華為半導體業務負責人何庭波在IEEE國際電路與系統研討會（ISCAS 2026）上，正式發佈了韜（τ）定律。
核心主張只有一句話：用“時間縮微”替代“幾何縮微”。
傳統摩爾定律的邏輯，是把電晶體做得更小、密度翻倍、性能提升。韜定律的邏輯，是把晶片裡訊號傳播的時間常數τ（Tau）壓下來，讓電路走線更短、互聯更緊密、整個系統的效率更高，結果就是，那怕電晶體本身不再繼續縮小，性能也可以繼續往上走。
配套推出的關鍵技術叫LogicFolding（邏輯折疊），思路是把傳統二維平面鋪開的邏輯電路，折疊進三維立體空間，縮短關鍵訊號路徑，從而在不依賴EUV光刻機的條件下提升晶片密度和性能。
華為說，過去六年多已基於這一思路量產了381款晶片；今年秋季新一代麒麟晶片上市，將是首款採用LogicFolding架構的智慧型手機SoC；最終目標是到2031年在電晶體密度這一指標上達到1.4nm工藝的等效水平。
聽起來很激動人心。但是～
02. 台積電十多年前已經在做樣邏輯的事
這裡有一個關鍵背景，很多人沒注意到。
台積電、三星等廠商推進到3nm乃至更先進節點之後，幾何縮微已經越來越接近物理與經濟極限。EUV光刻機每台造價超過兩億美元，7nm以下節點的開發周期越來越長，良率提升越來越慢。更難受的是，即便電晶體本身還能縮，晶片內部金屬連線的延遲和散熱問題，也在同步惡化。說白了就是發動機越來越強，但真正限制速度的，開始變成路有多長、彎有多急、堵得有多厲害。
面對這個現實，台積電大約在2012年前後開始悄悄推進一套叫CoWoS的技術。全稱Chip-on-Wafer-on-Substrate，核心思路是把計算單元和記憶體拆開來分開製造，然後通過超高密度互聯拼在一起，讓它們之間的訊號傳輸距離極短、頻寬極高。
這套邏輯和華為的LogicFolding，指向的是同一件事：不靠縮小電晶體本身，而是靠縮短晶片之間、計算單元與記憶體之間的“路”，來換取性能提升。
台積電把CoWoS放在那裡，安靜地打磨了多年，當時沒什麼人當回事。
然後AI時代來了，一切都變了。
03. CoWoS怎麼從“後廠工序”變成AI時代的命脈
2024年、2025年，輝達的Blackwell架構大爆發。每一顆AI加速晶片，都必須靠CoWoS把GPU和HBM記憶體整合在一起。可以說沒有CoWoS，就拼不出AI所需要的算力密度和記憶體頻寬。
一時間，CoWoS產能成了全球AI供應鏈裡最稀缺的東西。整個2024年，AI市場曾被CoWoS瓶頸卡過一次脖子，輝達等客戶排隊等產能，台積電滿負荷運轉還不夠用。
到2026年，市場普遍預計輝達將佔用台積電CoWoS產能的大頭，而台積電整體CoWoS月產能目標則被多方估計在十余萬片量級。
CNBC在2026年4月的報導裡寫道：Nvidia正在大量鎖倉台積電先進封裝產能，同時台積電和英特爾都在美國本土擴張封裝能力。Reuters報導，台積電計畫2029年前在美國亞利桑那建成先進封裝工廠，實現CoWoS和3D-IC在美國本土的量產。
這條十多年前的“隱者”，已經成了整個AI時代最核心的基礎設施之一。
04. 台積電和華為，本質上做了什麼不同的選擇
表面看，台積電的CoWoS和華為的LogicFolding，走的是相似的方向。
但底層邏輯，截然不同。
台積電做封裝創新，是在先進製程已經穩居全球領先的前提下，主動疊加的戰略升維。CoWoS不是因為台積電造不了先進晶片，而是因為客戶的需求已經超出了單顆晶片的物理極限，台積電是在高速公路上改裝賽車，順帶髮明了一種新賽道。
華為做韜定律，是在先進製程被強制切斷的前提下，不得不走的另一條路。當EUV光刻機買不到，最先進晶圓代工拿不到，能動的變數只剩架構設計和系統協同。華為是被堵路之後選擇了越野，然後把越野玩成了一套方法論。
兩種方式都值得認真對待，但動機和起點完全不同，結果從技術落地到量產驗證，難度肯定都不在同一個量級上。
05. 那韜定律到底新不新
回到最開始的那個問題。
技術方向層面，不算全新。如果把它拆開來看，韜定律押注的3D整合、系統協同和縮短互連路徑這些方向，並不是從零開始的新大陸。台積電的CoWoS、英特爾的Foveros、三星的X-Cube，都在這條路上早有耕耘。行業給這個方向起了很多名字，但做的事情，骨子裡是相通的：想辦法讓計算單元和記憶體更近，讓訊號跑得更順，讓整個系統的效率更高。華為做的，是在工藝受限的條件下把這條路線系統化，賦予它一個完整的理論框架和命名。技術本身的戰略敘事意義，大於純粹的原創性。
處境和敘事層面，相當有力量。這是近年來中國企業少見的一次，試圖在國際頂級學術舞台上主動提出半導體演進的新框架，並將其推向全球產業議程。過去，遊戲規則由英特爾、台積電、ARM制定，中國企業一直是接受者。這一次華為在說：我們不跟你玩幾何縮微的遊戲了，我們換一張牌桌。
而且，何庭波在發佈會上明確承認了兩大挑戰：需要為新型立體架構適配設計工具，以及垂直堆疊在資料中心規模下的散熱難題。這種坦誠，比一味高調發佈更有份量，也更像一套準備好要走很長路的方法論。
06. 這個趨勢，先看懂的人不吃虧
理解了台積電和華為，會對一件事有更清醒的判斷：半導體產業的下一個十年，競爭的維度會更複雜，而不是更簡單。
先進製程仍然重要，但已經不再是唯一的勝負手。先進封裝、3D整合、Chiplet、系統架構協同，正在從“補充項”變成“標配項”。 台積電預計到2030年全球晶片市場將達1.5兆美元，而先進封裝是兌現這個預測的核心基礎設施之一。
台積電是這個方向目前最強的選手：製程、封裝、規模、客戶群，四件事同時握在手裡。華為是這個方向裡最值得持續觀察的變數：工具受限，但架構和系統協同已經走了六年多，正處於最關鍵的驗證節點。
2026年秋季，那顆新麒麟晶片上市之後，第一批真實的基準資料，會是比任何發佈會都更有說服力的答案。在那之前，值得先記住的，是這件事本身的產業趨勢：不管是主動進化還是被迫突圍，台積電和華為最終指向了同一個方向，晶片的競爭，已經從單點工藝走向了全端協同。
行文至此，夥伴君有感而發說一句，技術路線從來都不只是工程選擇，它是在特定處境下的戰略博弈。這個思考方式，比“誰贏了”更有價值，更值得裝進我們的認知工具箱裡。
(科學夥伴)