算力需求大爆發時期，傳統的晶片產業發展邏輯已經發生變化：

產業發力焦點已經從過去聚焦於單項環節的技術能力突破，轉向產業縱深協同發力，進而推動半導體系統性整合能力的全面提升。

圍繞系統級最佳化的技術突破正在發生。

華為近期提出的“韜定律”（τ定律），就是跳出了單純依賴製程微縮的傳統思路。這一理念與產業界正在探索推進的3D封裝、玻璃基板、光電融合等技術路線也高度契合。

後摩爾定律時代，產業界已經在圍繞這些方向尋求突圍。

產業邏輯蝶變

隨著算力需求急速提升，半導體產業鏈各個環節傳統的價值邏輯已經在深刻變遷。

在近日舉行的“未來半導體生態大會·半導體封裝測試暨玻璃基板生態展”期間，SEMI中國總裁馮莉分析道，AI算力的爆發式增長對晶片性能提出了前所未有的挑戰。近期面對摩爾定律發展中遇到的物理和成本瓶頸，華為提出τ（“韜”）定律，跳出了單純依靠製程微縮的傳統思路，以時間域最佳化為核心，依託邏輯折疊、微通孔、混合鍵合等技術，在現有的製程下提升了電晶體密度、降低了訊號延遲。

“這一理念與產業鏈在探討的3D封裝、玻璃基板以及先進封裝、光互連等技術路線相契合，也讓以時間縮放為核心的技術，演進為繼依靠製程微縮之外產業發展的新引擎。”她進一步分析道。

邁為技術副總經理兼CTO陳萬群也指出，“韜定律”的核心技術思路，是通過“邏輯折疊”和“全端時間最佳化”，在器件、電路、架構和系統四個層面同時降低延遲。

晶片性能的本質體現是計算速度，決定速度的是電路的時間常數τ（也即訊號傳輸的延遲）。韜定律的要義是，在電晶體密度增長受限背景下，讓訊號在電晶體、邏輯閘、模組之間的傳輸路徑變得更短、更高效。在其中，先進封裝是繞不開的重要一環。

這也意味著，傳統意義上處在產業鏈偏後端的封裝環節，其價值地位正日益提升。

中國半導體行業協會副秘書長兼封測分會秘書長徐冬梅就指出，隨著AI相關應用需求快速增長，先進封裝不再是半導體工藝製程落地的補充，而是延續摩爾定律、提升晶片性能、降低成本的核心路徑，更是中國半導體產業突破外部制約、建構自主生態的戰略突破口。

由此，圍繞系統級協同最佳化，產業界在積極尋求解決方案。

宏茂微電子首席科學家郭一凡指出，過去很長時間，業界都是通過縮短距離來提升速度與整合密度，由此提升算力。但進入後摩爾定律時代，算力供給出現瓶頸，產業目前亟待解決的是互聯問題，也即在多晶片整合過程中，讓片間互聯速度達到或接近單晶片互聯速度。因此，通過多晶片封裝整合來提供更多系統算力是重要方向。

這從輝達的發展路線可窺一斑，無論是HBM與GPU之間形成的高頻寬互聯，還是GPU之間的高頻寬互聯，最終目標是從系統層面提高速度，以提供更多算力——這意味著，算力晶片的競爭核心，已經從過去主要依賴單顆晶片工藝製程的提升，轉向多顆晶片的系統級整合和最佳化。

這與華為此前提出的“韜定律”思路接近，也即通過縮短時間和距離，最終逐漸滿足計算速度更快、產生算力更大的需求。本質上是借力異構整合和系統最佳化，滿足單位時間和單位功率條件下，輸出更多算力的需求。

對於先進封裝行業的趨勢，郭一凡作出研判：高頻寬互聯異構整合已成為提升AI系統級算力的最佳途徑；隨著對系統算力需求的不斷提升，3D堆疊將被廣泛應用；超節點結構對封裝模組的尺寸要求不斷提高，催生板級2.5D封裝需求；AI推理需求的增加將催生更多儲存器件進入先進封裝模組。

光電融合走到那一步

光電融合目前的發展正契合這一趨勢。

在高速的AI計算和應用需求背景下，業界一致認為，當前算力密度與互聯頻寬的矛盾正日益尖銳。

增芯科技全球商務中心副總裁嚴然算了一筆帳：傳統伺服器端可插拔光模組的方案雖然部署靈活，但要達到1.6T傳輸速率，功耗約為30瓦；而隨著AI Agent引發的算力需求爆發式增長，如果沿用該方案，其產生的功耗將是天文數字。

這也是業界對光電融合（CPO，Co-Packaged Optics）應用需求迫切的核心原因。

所謂CPO，本質上是利用異構整合技術，將光引擎（EIC+PIC）與交換ASIC封裝在同一個基板上。其長期目標是，將光引擎與處理器、記憶體整合，實現資料中心更高的頻寬和能效。

嚴然指出，光電融合架構下，才能更好滿足1.6T傳輸速率且功耗降至2瓦以下的能耗要求。

目前業界推進的光電融合分為三個階段：

• 第一代技術路線即可插拔光模組，其形態為一個獨立元件，可以直接插在交換機連接埠，但瓶頸在於長距離傳輸損耗大造成高功耗，同時佔用空間大也限制了連接埠密度；
• 第二代技術路線近封裝光學（NPO）被視為過渡方案，將光引擎通過Socket（插槽）緊密安裝在主機板上，縮短與ASIC晶片的物理距離，這可以滿足從800G到1.6T的傳輸速率需求；
• 下一代主流技術方案則是光電協同封裝（CPO），通過將光引擎與計算晶片直接整合在同一封裝基板上，將物理整合度大幅提升，其優勢在於將電訊號傳輸壓縮至毫米級，能保證在提升訊號完整性的同時降低功耗。

接受採訪時，嚴然分析道，其中NPO方案有望在2026-2027年間迎來市場峰值，逐漸取代可插拔光模組路線。“因為從可插拔路線到NPO路線，功耗將是從30W到9W左右的大幅降低，這個方向很值得去做。”她補充指出，當然後續要進一步針對功耗等層面進行最佳化，要讓三種方案都達到1.6T的速率要求並向上突破，行業最終會走向CPO路線。

而在光模組光源方面，近期市場高度關注Micro-LED技術的落地應用。行業分析認為，該技術尤其適合短距離、超低功耗和超高密度的晶片間通訊，能滿足傳統光模組難以兼顧的功耗和密度需求。

對此，嚴然對21世紀經濟報導記者分析，雖然Micro-LED技術在MR眼鏡領域面臨良率瓶頸，但這是由於智能眼鏡對尺寸的要求遠比光模組嚴格，該技術在光通訊領域應用時不會面臨類似困境。CPO目前面臨的核心技術難點在於，需要將LED和發射端、接收端、演算法完全整合在一塊晶片上。但目前業界尚未提出適合的解決方案，這仍需要Micro-LED供應方與光模組、光耦合等產業鏈廠商共同推進研發適配。

根據集邦諮詢預估，CPO/NPO市場規模將於2030年突破390億美元，且2028至2029年間的成長動能將隨Scale-up開始匯入光互連後急劇增長。同時，可插拔光模組市場規模仍可於2030年保持近260億美元的水平，顯示未來光互連並非由單一技術路線主宰，而將依據功耗、距離、成本、成熟度與供應鏈控制權，在不同應用場景中形成多技術平行的發展格局。

無論是華為提出“韜定律”，還是業界探索的一系列系統性創新，都指向後摩爾定律時期，中國半導體產業正經歷一場從“製程主導”到“系統協同”的變革，產業共識已經浮現。 (21tech)