根據中國科學院科技論文預發佈平台ChinaXiv最新公示論文，華為半導體負責人何庭波於7月3日發佈《面向多層級電子系統的時間縮微理論》（業內也稱“韜定律”）V2版本。
相比較5月25日發佈的V1版本，新版論文在原有理論框架基礎上，補充了大量工程落地細節、實測量化資料與產品演進路線，進一步完善了以時間常數τ為核心的後摩爾時代縮放理論體系。
在工程落地方面，V2版本深度闡釋核心技術LogicFolding的齒比（gearratio）概念，在混合鍵合間距接近頂層金屬布線尺寸時，3D設計空間從傳統的“宏塊級離散最佳化”轉向“單元級連續最佳化”，可實現全域最優的垂直邏輯劃分，突破了傳統3D堆疊僅能按功能塊分層的侷限。
V2版還新增量產實測資料表，明確給出Kirin2026與基準Kirin9030Pro的電壓、頻率、歸一化功耗、面積與功率密度參數。
今年5月，何庭波在2026國際電路與系統研討會上，正式發佈了名為“韜（τ）定律”的半導體新原則。這是中國在全球半導體領域首次提出的產業發展指導原則。
韜定律的核心是“時間縮微”。它不再單純追求尺寸的極限縮小，而是轉向系統性降低時間常數（τ），即壓縮訊號在晶片內部傳輸的延遲。
“韜定律”建構了貫穿器件、電路、晶片到系統層面的多層級協同最佳化體系。預計到2031年，基於該定律的高端晶片電晶體密度將達到1.4奈米製程的同等水平。
“韜定律”的發佈，是中國半導體產業從“跟隨者”向“引領者”跨越的里程碑事件。它打破了全球半導體產業長期由西方理論主導的格局，為產業發展提供了兼具創新性與可行性的中國方案。
關於韜定律，我們此前採訪過華為輪值董事長徐直軍，具體參考《對話華為徐直軍：絕境下逼出來的“何式定律”》
附：更新後的論文原文
(半導體行業觀察)