根據中國科學院科技論文預發佈平台ChinaXiv最新公示論文，華為半導體負責人何庭波於7月3日發佈《面向多層級電子系統的時間縮微理論》（業內也稱“韜定律”）V2版本。 相比較5月25日發佈的V1版本，新版論文在原有理論框架基礎上，補充了大量工程落地細節、實測量化資料與產品演進路線，進一步完善了以時間常數τ為核心的後摩爾時代縮放理論體系。 在工程落地方面，V2版本深度闡釋核心技術LogicFolding的齒比（gearratio）概念，在混合鍵合間距接近頂層金屬布線尺寸時，3D設計空間從傳統的“宏塊級離散最佳化”轉向“單元級連續最佳化”，可實現全域最優的垂直邏輯劃分，突破了傳統3D堆疊僅能按功能塊分層的侷限。 V2版還新增量產實測資料表，明確給出Kirin2026與基準Kirin9030Pro的電壓、頻率、歸一化功耗、面積與功率密度參數。

在華為內部，“韜定律”也被稱為“何式定律”。何庭波不必“以身殉劍”，但這條路走了多遠、付出了多少，每個參與其中的人都清楚。 時間，是這個故事裡唯一的主角。 2019年5月16日，美國商務部正式將華為列入實體清單。華為海思總裁何庭波發出致員工信，這封內部信流傳出去，極大鼓舞了國人，迅速成為全網焦點，信中寫道：所有我們曾經打造的備胎，一夜之間全部轉“正”！這個至暗的日子，是每一位海思的平凡兒女成為時代英雄的日子！ 華為總裁辦同時發佈郵件，稱公司多年前已有所預計，在研發和業務連續性方面進行了大量投入與準備，能夠保障極端情況下經營不受大的影響。

用“繞過封鎖”的舊尺子，無法全面衡量評估一份“找到一個解法”的新答卷 5月25日，華為半導體總裁何庭波發佈的“韜(τ)定律”，震動半導體界和資本市場。 這次發佈，回應了六年前華為創始人任正非的公開表態。2020年，華為被列入實體清單，幾乎從來不公開露面的任正非在當年頻繁接受中外媒體採訪，多次提到基礎研究，基礎教育，數學、物理，這些離當時幾乎接近斷供的華為公司其實很遠。 面對巨大危機，企業的本能反應往往是向外界傳遞立即可見的自救訊號——調整供應鏈、爭取政策支援、發佈替代方案。這些措施短期、即時，能夠有效穩定內部軍心和外界信心。任正非反覆強調的基礎研究命題，當時看來多少有點“不明覺厲”“遠水不解近渴”。

新華社專訪—— 華為公司董事、半導體業務部總裁何庭波 新華社上海5月26日電（記者董雪、陳宇軒）在25日召開的2026國際電路與系統研討會上，華為公司董事、半導體業務部總裁何庭波發佈“韜（τ）定律”。這是中國企業在全球半導體領域首次提出引領產業發展的新原則。 基於該定律，華為過去六年已成功設計並量產了381款晶片，預計到2031年，華為高端晶片電晶體密度將達到1.4奈米製程的同等水平。 這是一個具有里程碑意義的時刻。

01 這次新聞為什麼值得看？ 看到何庭波這次關於韜（τ）定律的演講，我的第一反應是：情理之中，意料之外。 說情理之中，是因為過去幾年，華為一直在被迫尋找不同於傳統路徑的答案。被制裁、被斷供、被限制先進製造能力之後，華為如果還只沿著原來的路線跑，就很容易被卡在同一個地方。 說意料之外，是因為這次華為不是簡單發佈一顆晶片，也不是只講某個手機產品，而是把問題提到了更底層：後摩爾時代，晶片行業如果不能一直靠“電晶體做得更小”來提升性能，那下一條路在那裡？

5月25日，在2026國際電路與系統研討會上，華為公司董事、半導體業務部總裁何庭波，正式發佈了名為“韜（τ）定律”的半導體新原則，引發熱議。 今天（5月26日），《人民日報》視訊號發佈何庭波最新採訪視訊，談“為什麼我們今天要提‘韜定律’？” 她表示，在“摩爾定律”演進以後，2005年就開始式微了，基本上再走10年就會遇到非常重的物理邊界的“牆”，華為公司先遇到這個“牆”。2020年，她才很深地思考這個問題，“摩爾定律”不是為了“幾何縮微”，它的本質是要有更快更多的功能。 一直以來，空間上的微縮帶來了時間上的微縮，就是更快地完成了更多的功能。既然在“幾何縮微”上遇到這麼大的困難，於是華為決定用“時間縮微”來衡量電子學的進步。

Part 01 韜(τ)定律核心概念 1.1 定義與命名 2026年5月25日，在IEEE國際電路與系統研討會（ISCAS 2026）上，華為公司董事、半導體業務部總裁何庭波發表題為《半導體新路徑探索與實踐》的主旨演講，正式發表韜(τ)定律——這是中國在全球半導體領域首次提出指導產業發展的新原則。 "韜"：希臘字母τ(tau)的音譯；

深圳一家半導體企業的產品總監告訴經濟觀察報記者，韜定律的發佈意味著國內積體電路的設計思路正在發生轉變，從單純追求更小的製程節點，轉向以先進封裝為核心的多層立體設計。 5月25日上午，在上海舉辦的2026國際電路與系統研討會上，華為公司董事、半導體業務部總裁何庭波在題為《半導體新路徑探索與實踐》的主旨演講中，正式發表“韜（τ）定律”。τ在電路理論中代表時間常數，即訊號從一種狀態切換到另一種狀態所需要的時間。 韜定律提出以“時間縮微”替代“幾何縮微”作為半導體與電子系統演進的新指導原則——通過邏輯折疊等創新技術，持續壓縮訊號傳播時延，不斷提升電晶體密度，從而實現半導體與電子系統的持續演進。 近年來，摩爾定律面臨物理極限和經濟效益雙重挑戰。隨著電晶體“幾何縮微”放緩，成本紅利逐漸消退，如何跨越傳統工藝路徑的侷限，探索出一條全新的可持續演進路線，以滿足當下呈指數級攀升的計算性能需求，已成為全球半導體行業亟待攻克的共同難題。華為稱，韜定律正是解決該難題的有效路徑。