據報導，這項技術的商業化時間預計將在2030年之後。其封裝尺寸將與HBM4保持一致，每顆晶片的容量可在0.5GB-5GB之間，運行速度最高可達32GT/s。
近日，英特爾公佈一項名為XBM的超高頻寬記憶體專利技術，旨在成為HBM4的替代方案，有望提供更高的頻寬和更低的成本。據wccftech報導，這項技術的商業化時間預計將在2030年之後。
XBM（eXtended Bandwidth Memory），全稱擴展頻寬記憶體，屬於DRAM記憶體方案，其封裝尺寸將與HBM4保持一致，每顆晶片的容量可在0.5GB-5GB之間，搭載32GT/s速率的UCIe通用芯粒互聯介面。
XBM最核心的革新在於重構了晶片底層架構。傳統DRAM的儲存單元製作於前段製程（FEOL），也就是原生用於製作電晶體的底層矽基底；而XBM將1T1C儲存單元轉移至後段製程（BEOL），佈置在電晶體上層的金屬通孔堆疊區域，並採用薄膜電晶體工藝。
這種後道整合儲存單元的設計，能大幅提升晶片面積利用率，容納更多矽通孔（TSV），有效拉高記憶體整合密度與頻寬上限，這也契合英特爾長期推行的“儲存層疊於邏輯電路上方”的後道電晶體技術路線。
值得注意的是，該專利的側重點不在於儲存單元本身，而在於定製化封裝方案：英特爾推出封裝整合記憶體（MoP）與反向懸垂結構，最佳化Z軸堆疊高度。傳統MoP會增加300-350微米厚度，新結構可降低堆疊高度，取消防翹曲加固筋，由電壓調節器直接為DRAM供電，實現更小體積、更低成本的封裝形態。
在硬體規格上，XBM由封裝基板、可選基底晶片和堆疊儲存晶片陣列構成，整體封裝尺寸與HBM4保持一致；其工作頻率為2GHz，依靠子通道數量與堆疊層數控制資料區塊規模，依託架構和封裝雙重最佳化，能夠在更小的硬體體積內實現更高的頻寬與儲存容量。
高頻寬記憶體（HBM）將DRAM晶片垂直堆疊在底層邏輯晶片上方，通過TSV完成晶片互聯，並借助矽中介層，以超寬平行介面與處理器進行資料通訊，單堆疊位寬可達1024位。該超大位寬是HBM實現超高頻寬的核心，但也直接導致其封裝成本高、擴展性受限，根源在於所有訊號走線都必須穿過記憶體與計算晶片之間的矽中介層。
隨著AI加速器算力增速遠超記憶體讀寫性能增速，這類記憶體牆已經制約整體性能，因此目前主流晶片廠商均將研發重心放在記憶體介面與堆疊架構最佳化上，而非單純迭代邏輯晶片。
業界均緊鑼密鼓研究HBM替代方案。
英特爾此前推進過多款DRAM儲存研發項目，例如混合記憶體立方體（HMC）與多通道DRAM（MCDRAM），均遭遇各類技術難題，始終未能實現量產上市。借助XBM方案，英特爾正在調整自身DRAM儲存研發路線。
目前，英特爾至少在平行開發兩種HBM替代方案，除了XBM，還有ZAM（Z角儲存器）方案，ZAM是英特爾與軟銀子公司SAIMEMORY聯合開發的架構，計畫在2026年超大規模積體電路研討會上展示。
ZAM的創新之處在於鍵合技術——採用熔合鍵合技術，將九層DRAM堆疊在一起，層間矽層厚度約為3微米，層間矽層厚度也約為3微米。據報導，其頻寬密度約為HBM4的兩倍，商業化目標時間為2029年。 (科創板日報)