正面PK輝達、英特爾、Arm。
智東西7月23日聖何塞報導，剛剛，在年度AMD Advancing AI大會上，AMD董事長主席兼CEO蘇姿丰博士連放大招，發佈AMD最強AI晶片Instinct MI455X GPU、“最強智能體CPU”Venice、“最強機架級AI基礎設施”Heilos，還有一款專為機器人設計的Ryzen晶片。
今日AMD連宣7項重磅發佈：
- 最強機架級AI基礎設施Heilos
- 最強智能體伺服器CPU“Venice”
- Instinct MI400系列GPU（包括MI455X和MI430X）
- 風冷PCIe GPU MI350P
- AI軟體棧ROCm.ai
- 本地AI開發者平台“Gorgon Halo”
- Kria AI機器人系統模組&開發者平台
同時，蘇姿丰公佈了AMD GPU、CPU、機架級AI基礎設施的最新路線圖。
GPU產品中，MI500系列預計明年發佈，採用下一代HBM，支援更大的縱向擴展網路，並引入新的銅互連和光互連技術；MI600系列正在開發中，將於2028年發佈。
下一代MI500的推理吞吐量將飆升到MI300X的2000倍以上。
伺服器CPU中，今天發佈的第六代“Venice”是AMD首款2nm伺服器CPU，首用512線程和PCIe 6.0；第七代伺服器CPU“Florence”將採用新一代製程節點和記憶體，預計2028年出貨；第八代“Ravenna”正在開發中，預計2030年出貨。
機架AI基礎設施中，近三年路線圖如下：
- Helios今日發佈，採用“Venice” CPU、MI455X系列GPU、Pensando “Vulcano” AI NIC和“Salina” DPU。
- Helios 500明年問世，將採用“Verano” CPU、MI500系列GPU、Pensando “Como” AI NIC和“Monza” DPU。
- Helios 600計畫2028年出貨，將採用“Ferrara” CPU、MI600系列GPU、Pensando “Palma” AI NIC和“Levanzo” DPU。
GPU方面，MI455X採用台積電2nm和3nm工藝技術，基於CDNA 5架構，擁有3200億顆電晶體，採用Chiplet創新技術，將12個計算Chiplet及I/O Chiplet與432GB HBM4結合，並採用先進3D堆疊封裝技術。
Signal65近期發佈的一份獨立報告顯示，用多個主流開源模型做真實工作負載測試，上一代AMD MI355X GPU的吞吐量接近甚至超過輝達B200，且具備高性價比。
AMD還推出一張面向企業伺服器的風冷PCIe GPU——Instinct MI350P，擁有144GB HBM3E、約4TB/s視訊記憶體頻寬、PCIe 5.0×16，最高約600W，也可配置至約450W，單卡可支援最高約2600億參數規模的模型。
MI350P每美元每秒產生的Token數量是輝達RTX Pro 4000的4.2倍。
AMD內部重點測試了自主威脅檢測和運行個人智能體兩個場景，通過Token路由，一部分請求傳送給雲端前沿模型，另一部分則路由到運行在EPYC和MI350P上的開放權重模型，最終將Token成本降低約43%，本地運行工作負載的響應速度最高提高約3倍。
這種雲端前沿模型與企業本地模型結合的混合架構，將成為企業AI的重要部署方式。
機架AI基礎設施方面，AMD詳細對比了Helios與輝達Vera Rubin機架。Helios在FP4性能、FP8性能、HBM容量與頻寬、橫向擴展頻寬方面都更勝一籌。
這些是AMD在Helios上實測出的性能：HBM頻寬達20TB/s，FP4算力達20PFLOPS，單GPU縱向擴展頻寬為3.2TB/s，橫向擴展頻寬為190GB/s。
AMD高管稱，這些是“GPU廠商迄今公開過的最高實測數字”。
CPU方面，AMD將“Venice”跟本周剛披露的輝達Vera CPU性能資料作對比：“Venice”的吞吐性能達到Vera的2.2倍，每核性能在開箱狀態、還沒做性能調優的情況下就領先20%。
搭載“全球最強智能體CPU”的機架，自然也就是“全球最強智能體CPU機架”。
本地AI方面，AMD Ryzen AI Max 400系列的高端升級版“Gorgon Halo”，擁有192GB統一記憶體，本地可運行3000億參數級大模型。
物理AI方面，AMD發佈Ryzen AI Embedded X100系列處理器、Kira AI機器人開發者平台、Kria AI系統模組、Kria AI機器人軟體套件，並曬出機器人“朋友圈”。
AMD還強調了自家產品組合能把自主機器人從身到腦“承包”：
- Kira AI：機器人的“大腦”，負責高級感知和推理。
- Versal AI Edge：機器人的“脊柱”，負責高速資料與自適應計算。
- Zynq UltraScale+：機器人的“關節”和即時控制。
- Spartan UltraScale+：感測器連接與底層介面。
軟體方面，AMD發佈了ROCm.ai軟體棧，並放出跑MiniMax M3、DeepSeek-V4 Pro的演示視訊。
在這場發佈會中，我們看到很多中國合作夥伴和模型的名字。比如字節、騰訊、阿里、月之暗面、聯想等企業，以及MiniMax、DeepSeek、Kimi、Xiaomi MiMo、GLM、Qwen等模型。
有意思的是，除了發佈自家AI晶片外，AMD還在會上宣佈與美國AI晶片公司Cerebras Systems建立技術合作夥伴關係，共同推出一種全新的解耦式AI推理解決方案，將AMD Helios機架級解決方案與Cerebras晶圓級引擎相結合，預計這兩個計算引擎協同工作，每瓦每秒Token將提升到5倍。
Cerebras計畫在其資料中心部署AMD Helios系統，該聯合解決方案預計今年下半年通過Cerebras Cloud推出。
蘇姿丰說，去年AMD預測AI加速器市場到2028年將達到約5000億美元，但今天看來，它有些保守了。AMD現在預計，到2030年，AI加速器市場規模將達到約1.4兆美元（約合人民幣9.48兆元）。
這意味著到本十年末，屆時AI加速器市場的規模，將接近今天整個半導體市場的規模。
未來會出現多種不同類型的加速器。蘇姿丰預計GPU仍將佔據這個市場的絕大部分，因為AI演算法依然處於早期階段，工作負載還在快速變化，這種環境更有利於具備可程式設計性的GPU及其軟體生態。
會後，蘇姿丰及多位AMD高管接受智東西等全球媒體提問。蘇姿丰談道，AMD在伺服器CPU領域擁有無可爭議的領先地位，正在為未來AI計算需求鋪設自己的道路，從MI450到MI500將是重大躍遷。
AMD認為自己的市場機會到2030年可以達到約2兆美元（約合人民幣13.54億元），希望在所參與的細分市場中實現快於市場的增長。
01.
MI455X GPU：2nm製程+HBM4視訊記憶體，
AI算力達40PFLOPS
AMD Instinct MI455X GPU是AMD迄今最先進的AI晶片，也是全球首款2nm GPU晶片。
MI455X基於新一代AMD CDNA 5架構，擁有3200億顆電晶體，最高配備432GB HBM4視訊記憶體，支援FP4、FP6、FP8等AI資料格式。
該GPU採用Chiplet設計，其中計算Chiplet採用台積電2nm製程工藝，其他Chiplet採用不同工藝。
與上一代MI355X相比，MI455X實現了代際跨越：
- 432GB HBM4視訊記憶體，比當前競品先進方案高50%。
- 理論視訊記憶體頻寬最高23.3TB/s，提升至上一代的2.9倍。
- MXFP8峰值浮點算力達20PFLOPS，是上一代的4倍。
- MXFP4峰值浮點算力達40PFLOPS，是上一代的4倍。
跑DeepSeek-V3模型時，MI455X的Token吞吐量最高可達到MI355X的34倍，每Token成本最高可降低至原來的1/18。
MI455X的GPU創新主要集中在計算、快取與記憶體系統、實際工作負載效率。
相較MI300/MI350系列，MI400系列的內部架構有些調整，在這一代計算架構中改用WGP（Workgroup Processor，工作組處理器）作為核心計算組織單位，而沒有沿用計算單元（Compute Unit）的表述。
XCD（Accelerator Complex Die）包含WGP。每個XCD有2個Shader Engine，2個Shader Engine被封裝在一個計算Chiplet中。每個Shader Engine物理實現17個WGP，其中啟用16個，另一個用於提高製造良率。
每顆GPU具有兩個全域L2快取，每個容量為96MB。
MI455X與MI355X的一項重要區別是，L2快取由多個計算Chiplet共享，每組8個Shader Engine共享一個全域L2。而在MI300/MI350系列中，每個Chiplet擁有自己的L2快取。
因此，新一代重新劃分了不同裸片之間的邏輯功能。兩個L2快取通過AMD Infinity Fabric連接並保持一致性。HBM4位於Infinity Fabric另一側，兩個L2均可訪問整個視訊記憶體空間。Infinity Fabric還把GPU核心與視訊記憶體系統連接到縱向擴展域內的其他GPU，以及橫向擴展網路。
邏輯重新劃分也對應新的Chiplet劃分方式。
L2快取被移到FCD，即Fabric and Cache Die（Fabric與快取裸片）。FCD位於XCD下方，構成3D堆疊結構。每個FCD包含一個96MB L2快取，對應6組HBM4介面，與8個Shader Engine相連的邏輯。
整顆GPU包含2個FCD，通過中央Infinity Fabric鏈路連接，晶片兩端還配置I/O Die。
XCD採用台積電N2工藝，FCD和IOD則採用適合快取與I/O的其他先進工藝，封裝周圍有12組HBM4。
在封裝層面，MI455X使用有機基板和台積電CoWoS-L 2.5D封裝。
與MI300/MI350系列改採用的基於大型矽中介層的CoWoS-S不同，CoWoS-L在有機基板中嵌入局部矽橋。這種封裝方式能夠支援比MI355X更大的GPU模組。
XCD通過AMD此前幾代已使用的3D混合鍵合技術堆疊在FCD上，形成SoIC模組。HBM4和I/O Die再通過CoWoS-L與這些模組互連。
這種組合使AMD可以針對架構拆分後的不同部分，選擇合適的互連方式：
- XCD與L2之間需要極高頻寬和極低時延，因此採用3D互連。
- 其他對時延容忍度更高的連接採用2.5D橫向互連。
計算方面的變化包括：
- MI455X是首款以Wave32為主要執行模式設計的Instinct GPU，並取消了對Wave64的支援，可降低指令延遲，減少分支發散懲罰，降低暫存器壓力。
- 新增MXFP8、MXFP6、MXFP4支援，還有支援更細粒度縮放因子的MXFP4量化。
- 新增tanh指令，把MI355X已有超越函數的吞吐提高1倍。
- MI455X與MI355X都啟用256個WGP的架構，因此總體吞吐提升主要來自單個WGP能力的提高，MXFP8和MXFP4的計算吞吐量最高是MI355X的4倍，MXFP6的計算吞吐量最高是MI355X的2倍。
快取與記憶體層級方面，MI355X使用HBM3E，並在視訊記憶體與L2之間設定Infinity Cache。MI455X升級至432GB HBM4，同時取消獨立Infinity Cache層，把容量和頻寬集中到更大的全域L2。
每個FCD上的單個L2，頻寬就達到MI355X整體Infinity Cache聚合頻寬的1.5倍；兩個L2合計則達到3倍。兩個L2各自快取整個GPU地址空間內的資料，並由Infinity Fabric保持一致性。
全域原子操作也被重新放回L2。系統範圍原子操作仍由Infinity Fabric支援；GPU裝置範圍內的原子操作則直接在L2中執行，吞吐顯著高於MI355X。
從L2到WGP的有效張量頻寬最高放大到4倍，單SIMD暫存器與每個WGP的LDS（Local Data Share）容量提高至2倍。單SIMD的VGPR（Vector General-Purpose Register）也擴展到2倍。
為了減少資料移動和提高利用率，AMD讓資料搬運與計算充分重疊，提高GEMM、Flash Attention和短Kernel等AI負載的實際利用率與交付性能。
- 通過TDM（Tensor Data Mover）讓資料在全域視訊記憶體與LDS之間直接非同步傳輸，減少暫存器中轉。
- 通過多個WGP組成叢集、資料組播和預取，降低重複記憶體訪問並隱藏延遲。
- 借助更靈活的屏障同步和更低的Kernel調度延遲，減少各執行階段的等待與空轉。
MI400系列重新設計了系統DMA。過去，軟體可見的DMA佇列與物理DMA引擎直接繫結。新架構將其分為DMA前端（軟體可見的邏輯介面）和DMA後端（瞭解GPU內部物理位置、視訊記憶體分佈和外部鏈路位置的執行引擎）。
軟體只需提交DMA工作項，不必理解虛擬地址如何對應到實體位址，也不必知道資料、引擎和縱向擴展鏈路在晶片上的物理位置。系統會把工作項拆分，並在多個DMA後端之間負載平衡。
MI455X支援與MI355X類似的NUMA和分區模式。整顆GPU可以作為一個大型NUMA域運行，對整個GPU進行細粒度地址交錯；也可以拆成兩個NUMA域，每個域主要使用自己的L2和相鄰HBM。
雙NUMA模式減少快取一致性壓力，使記憶體訪問更加本地化，從而提高效率。配合計算分區，軟體可以更有空間感知地調度任務和分配記憶體。
GPU也支援虛擬化，可劃分為1、2直至8個更小的邏輯GPU，並相應運行最多8個虛擬機器。虛擬機器之間的視訊記憶體隔離由GPU硬體負責，並不完全依賴NUMA劃分。
安全方面，MI400系列的安全體系以硬體加密信任根為基礎，搭配機密計算，同時提供強租戶隔離。
02.
Helios：超過18000個GPU計算單元，
每美元比輝達機架多生產30%的token
過去兩年，每月Token消耗量暴漲158倍。前沿AI需要一套開放的機架級藍圖。
對此AMD建構了一套完全整合的機架級解決方案：CPU負責系統編排，GPU負責AI計算，高速網路承擔無瓶頸通訊，ROCm軟體棧把各部分連接。
今天，AMD正式推出Helios機架級AI平台。
Helios基於開放標準設計，包含72張Instinct MI455X GPU和18張“Venice” CPU，通過Pensando網路技術擴展，並由ROCm開放原始碼軟體加速。
- 主機計算：“Venice” CPU，配備96個高頻核心、PCIe 6.0連接及1.6TB/s記憶體頻寬。
- AI加速：MI455X GPU，擁有40PFLOPS FP4峰值算力、432GB HBM4、19.6TB/s視訊記憶體頻寬。
- 縱向擴展網路：有6個專用交換托盤負責，通過Pensando DPU和基於乙太網路的UALink（UALoE）技術，可將72顆GPU連接成一個統一系統，合計提供260TB/s的縱向擴展頻寬。
- 橫向擴展網路：Pensando “Vulcano”AI NIC，單塊板最多可以配置6顆Vulcano器件，每個Helios計算托盤配置2塊相關網路板卡，並採用開放的Ultra Ethernet技術。
MI455X安裝在AMD稱為增強型加速器模組（Enhanced Accelerator Module，EAM）的生產模組上，並直接部署到Helios中。EAM不只包含GPU封裝，還在一個緊湊、可維護的模組中整合了GPU、HBM記憶體、供電系統、高速介面、系統管理、液冷冷板。
AMD稱Helios是“全球性能最高的機架級AI基礎設施解決方案”，整套機架可提供：
- 超過18000個CDNA 5 GPU計算單元。
- 超過4600個Zen 6 CPU核心。
- 72顆MI455X GPU。
- 2.9EFLOPS FP4峰值算力。
- 1.4EFLOPS FP8峰值算力。
- 31TB HBM4，1.7PB/s頻寬。
- 43TB/s橫向擴展頻寬，260TB/s縱向擴展頻寬。
這就是AMD認為大規模運行智能體AI所需要的系統能力。
相比輝達Vera Rubin NVL72解決方案，Helios的AI算力高出15%，HBM容量高出50%，橫向擴展頻寬高出50%。
這意味著Helios能為大模型提供更高性能，為長上下文提供更多記憶體容量，並擁有把系統擴展到數千個機架所需的頻寬。
在跑Kimi K2 Thinking模型時，Helios的吞吐量比輝達Vera Rubin方案高出10%~15%。
據AMD披露，相比輝達Vera Rubin NVL72，Helios每美元可多產生最多30%的Token。
Helios現已進入生產階段。AMD並不是直接把Helios作為一套整機產品出售，而是與合作夥伴協同，確保組成一套Helios機架所需的所有部件都能準備就緒，能夠確定性地向終端使用者交付。
OpenAI、Meta、Anthropic、微軟、Oracle都選用了Helios參考設計。三家頂尖大模型公司已承諾以吉瓦級規模部署Helios。
03.
Venice CPU：實測打敗
輝達、英特爾、Arm平台
隨著AI產業重心轉向推理，每Token成本變得極其重要，CPU正重新走到舞台中央。
在資料中心領域，AMD伺服器CPU的市場份額從2017年的大約0.2%，一路飆升到如今的46%。
回顧AMD歷代伺服器CPU，第一代是“Naples”，第二代“Rome”提升了線程密度，第三代“Milan”進一步建立了單核性能優勢，從第四代“Genoa”開始產品提供不同最佳化方向，繼而發展到“Turin”和“Venice”。
第六代“Venice”相比第一代實現了18倍的吞吐性能。
當前正在快速放量、進展良好的第五代AMD EPYC 9005（代號“Turin”），已展現出性能優勢：
- 在通用CPU伺服器場景中，性能最高可達相較88核輝達Vera的2.4倍。
- 作為強調峰值頻率的GPU服務區主機節點，性能比72核英特爾至強6960P方案提升28%。
- 在智能體CPU沙箱場景中，每瓦可承載的智能體數量是88核輝達Vera的2倍。
“Turin”不只面向AI或通用計算的處理器。
相比128核英特爾至強6980P，其SPEC CPU性能提升40%，企業級性能提升40%，HPC性能提升80%，基於CPU的AI性能提升70%。
第六代AMD EPYC 9006系列“Venice”，更是將CPU性能提升到一個新的層次。
AMD將“Venice”系列稱作“面向智能體時代的全球最強伺服器CPU”，包括4款產品：
（1）“Venice” SP7：面向最高性能和大規模應用，最高256核/512線程，最大頻寬達1.6TB/s，支援64Gbps PCIe 6.0，96個核心擁有5.0Ghz頻率。
（2）“Venice” SP8：在高性能與系統成本之間取得平衡，8~128核，雙路系統提供8個記憶體通道，128條PCIe通道，提供高頻型號（HF）和面向NEBS環境最佳化的型號。
（3）“Venice-X”：面向AI預處理和HPC，最多96核，16個記憶體通道，最高12.8GT/s MRDIMM/DDR5，1152MB大容量L3快取，最高5.15Ghz頻率。
（4）“Verano”：提高機架級效率，最多72核，LPDDR5X記憶體，增強版xGMI互連傳輸速率。達112Gbps，最高5GHz頻率。
截至本周，“Venice” SP7已進入量產階段，預計2026年第四季度開始出貨；“Venice” SP8將在2027年第一季度出貨，“Venice-X”和“Verano”計畫在2027年第二季度出貨。
這是一個功能豐富、覆蓋面很廣的現代AI資料中心CPU產品組合。
- 計算：“Zen 6c”核心最高256核/512線程，“Zen 6”核心最高96核/192線程，提供1152MB L3 3D V-Cache，最高功耗600W。
- 記憶體：8000MT/s 16通道DDR5，12800MT/s 16通道MRDIMM，支援24通道LPDDR5X記憶體，並採用可現場更換的SOCAMM2記憶體模組。
- I/O：首批支援PCIe 6.0的CPU，傳輸速率為64GT/s；第五代AMD Infinity Fabric。
- 安全：面向機密計算需求，增強硬體信任根，支援對物理攻擊和側通道攻擊的緩解措施。
它能作為優秀的GPU主機節點，最大限度提高GPU利用率，也能在智能體時代的CPU沙箱中，具備出色的技術屬性，將可承載的智能體數量最大化。
與輝達、英特爾、Arm CPU相比，“Venice”有如下優勢：
- 在通用CPU伺服器上，性能是88核輝達Vera的3.3倍。
- 作為GPU主機節點，前沿模型推理的每秒Token數是英特爾至強6960P的1.8倍。
- 在智能體CPU沙箱中，每瓦智能體數量是136核Arm AGI的2.8倍。
AMD使用相同編譯器，復現了輝達白皮書中公佈的Vera CPU各項條件，發現無論是絕對性能、每瓦性能、每核性能、頻寬，還是以不同訂貨型號（OPN）服務現代資料中心多種需求的能力，“Venice”都有優勢：“Venice”的吞吐性能是Vera的2.2倍，開箱狀態下每核心性能比Vera提升20%。
相比英特爾和Arm平台，“Venice”吞吐量達到2倍，每核心性能達到1.3倍。
在企業級應用中，相比第六代英特爾至強，256核“Venice”可實現2.5~3.7倍的性能優勢。
在生命科學、量子化學、氣候預測等HPC場景中，256核“Venice”的性能是128核英特爾至強6980P的1.8倍~3.1倍。
一個使用了五年的老舊資料中心，如果有大約1000顆英特爾至強處理器，只需82顆“Venice”就能完成替代，替換比例約為12:1，由此可減少77%功耗、92%的伺服器數量、40%的5年TCO。
作為主機CPU，相比上一代“Turin”，“Venice”運行前沿模型的每秒Token數增加80%。
“Venice”可提供多種高密度方案。在一種配置中，其每機架最高可達到約4.9萬個CPU核，相當於88核輝達Vera方案的2.2倍。
該處理器現已進入量產階段。
04.
網路三利器：400G DPU、
UALoE、800G AI NIC
AMD多年來一直在建設前端網路、縱向擴展網路（scale-up）和橫向擴展網路（scale-out），並在三個領域分別形成了領先方案。
Helios網路系統包括三層：
（1）前端網路：第三代Pensando Salina DPU，400G頻寬，性能翻倍，負責軟體定義網路、線上加密和多種安全服務，並支援分離式記憶體架構，如NVMe over Fabrics和KV Cache解除安裝。
（2）縱向擴展網路：第一代UALoE fabric，可將72顆GPU連成像統一GPU資源池那樣運行，提供260TB/s頻寬（上一代的3倍），建立31TB HBM4統一記憶體，具備高可靠性與高可用性。
（3）橫向擴展網路：第二代Pensando “Vulcano” AI NIC，800G，PCIe 6.0、UAI，每顆GPU最多可配3張AI NIC，從而提供最高2.4Tbps的總頻寬。
1、Salina DPU：為智能體解除安裝基礎設施任務
在前端網路中，DPU影響到基礎設施能同時運行多少智能體、智能體記憶能維持多久，以及整個基礎設施能以多高的效率擴展。
Salina DPU的性能是輝達BlueField 3的1.4倍。其NVMe over Fabrics能力和快取管理解除安裝，可讓記憶體在物理上解耦，同時在GPU看來仍是一個共享資源池，還能在保持安全性與租戶隔離的同時，處理KV Cache上下文的檢索與放置。
這樣既能降低網路時延，也能釋放CPU周期，讓CPU把更多資源用於提高智能體AI密度。
AMD的一家超大規模客戶通過採用DPU，在每台伺服器上釋放了22個CPU核心，顯著提高基礎設施性能。
2、UALoE：開放的縱向擴展架構
UALoE是一種開放、基於乙太網路的縱向擴展架構，注重可靠性、可用性和可維護性（RAS），旨在讓鏈路中斷、交換機故障或丟包等問題不至於迫使任務整體重啟，也不必付出昂貴的檢查點恢復代價。其還在端點執行線上加密，以支援機密計算，並針對不同的故障場景進行妥善處理。
Fabric Manager是UALoE背後的軟體定義智能系統，為零接觸部署、監控和全生命周期管理提供統一控制介面，能提供細粒度可觀測性與遙測資料，展示網路健康狀況和性能，借助內建RAS能力恢復故障，並在潛在問題影響工作負載之前發出提示。
其虛擬POD機制可將一套72-GPU系統劃分為多個虛擬POD，在每個vPOD內建立相應的隔離、韌性與可靠性，進一步提高系統級可用性。
3、Vulcano 800G AI NIC：每GPU頻寬提升50%
在橫向擴展網路中，Vulcano支援智能負載平衡、硬體擁塞管理，以及快速丟包檢測與恢復，使GPU能夠最大限度利用網路頻寬，同時降低時延和抖動。
這些能力結合起來，每GPU頻寬可提升多達50%，將大語言模型訓練速度提升13%，通過多平面網路和智能封包分發可將網路成本降低33%。
05.
本地AI：
把3000億參數模型搬到桌面
本地模型正以驚人的性能增速演進。過去需要超過1000億參數模型才能達到的性能，如今正在下沉到約90億參數的模型。
如今，90億參數級模型能裝進一台主流AI PC，比如配備足夠記憶體的Ryzen AI 400，就能支援最高240億參數的模型。
之前在CES上發佈的Ryzen AI Halo開發者平台，即插即用，擁有128GB統一記憶體，最高可運行約2000億參數的模型，也能建構多智能體工作流。
ROCm軟體棧能橫跨AMD不同硬體平台運行。開發者可在本地完成大量開發工作，比如先在Ryzen AI Halo上運行模型、進行微調和開發功能，再使用同一套軟體，無縫遷移到性能更強的資料中心產品。
AMD正在全面深化與全球最大開源AI社區Hugging Face的合作，目標是讓開發者能夠無縫呼叫Hugging Face模型，並在AMD平台上輕鬆發揮其能力。
每台Ryzen AI Halo將附贈一年Hugging Face Pro訂閱，鼓勵開發者充分利用這一生態。
不久前AMD還在Computex上介紹了新一代產品，代號“Gorgon Halo”，對應新一代Ryzen AI Max PRO 400系列，把統一記憶體支援從128GB提高到192GB，將本地可運行模型的上限從約2000億個參數提高到約3000億個參數。
AMD已形成廣泛的個人AI系統生態，形態包括筆記型電腦、工作站、小型桌上型電腦和開發者平台等。
06.
物理AI：推出X100系列處理器，
掏出機器人開發全家桶
AMD嵌入式業務在物理AI領域擁有很長的歷史。其業務部門很大一部分來自AMD對賽靈思的收購。賽靈思進入機器人領域已超過20年。
物理AI的核心可以概括為感知、理解、行動。而FPGA在這三個環節都有優勢。
面向物理AI和機器人領域，AMD發佈Ryzen AI Embedded X100系列處理器、Kira AI機器人開發者平台、Kria AI系統模組（SOM）、Kria AI機器人開發者平台，以及AMD機器人合作夥伴網路。
（1）Ryzen AI Embedded X100系列處理器：16核“Zen 5” CPU，具備獨顯級能力的RDNA 3.5 iGPU，XDNA 2 NPU（特別適合低功耗、始終線上的推理）。
（2）Kria AI系統模組（SOM）：一塊預先完成高速介面和基礎計算模組設計的模組，底部配有一組連接器，可插入客戶設計的載板，幫助產品快速進入市場。
經測試，與輝達Jetson AGX Thor對比，Kira AI平台可實現3.4倍的即時控制性能、2.3倍的並行智能體數量、1.6倍的CPU容量。
（3）Kria AI機器人開發者平台：計畫今年第四季度出貨，將搭載Ryzen AI Embedded X100 SOM和一塊參考載板結合。參考載板上配有AMD Spartan UltraScale+ FPGA，用於感測器聚合和感測器融合。
裝置背面提供常見的乙太網路、USB和顯示輸出等介面。前面板專為機器人設計，用於接入時間敏感網路、攝影機和各類感測器。開發者可在幾天內完成從概唸到原型的過程。
AMD將開放載板的原理圖、物料清單（BOM）以及載板上FPGA的RTL設計，使客戶能根據具體應用修改設計，快速進入市場。
開發者可在雲端使用AMD Instinct GPU訓練基礎機器人模型，再使用同一軟體棧，把模型部署到Ryzen AI Embedded X100處理器和Kria AI機器人開發套件上。
AMD正在建構一套從訓練到部署的軟體棧，包括機器人核心SDK、更廣泛的物理AI SDK以及未來持續擴展的軟體開發套件。
其機器人合作夥伴網路也日益壯大，包括模型、中介軟體、感測器、應用與系統、物理模擬合作夥伴，以及負責測試、驗證和產業協作的相關組織。
07.
軟體：發佈ROCm.ai軟體棧，
讓智能體加速AI開發
AMD一直在擴展ROCm生態及其能力，目前ROCm已支援Hugging Face上超過300萬個模型，能在新開源模型發佈首日就提供支援。
過去一年，外部開發者對ROCm開放原始碼軟體棧的貢獻增長了10倍以上。ROCm的發佈節奏已從過去每4-6個月一次，加快到大約每六周一次，顯著提高了新功能交付速度、性能以及開箱即用體驗。
AMD與多家開放原始碼專案緊密合作，甚至直接提供硬體，讓Hugging Face、PyTorch、vLLM、SGLang等項目運行每日持續整合（CI）測試。
AMD的軟體戰略的核心支柱包括：開源、高層抽象、AI輔助、ROCm Everywhere。
AI輔助正在大規模進入開發流程，已顯著提高AMD的生產效率。例如，在MI450/Helios相關工作中，AMD已支援最新發佈的Kimi等模型。智能體工作流可幫助團隊快速完成移植和最佳化。
今日，AMD推出一款AI驅動的平台ROCm.ai軟體棧，包括：
- Skills層：面向Claude Code、Codex、Cursor等程式設計智能體。
- HyperLoom層：端到端AI工作負載最佳化。
- 框架整合層：PyTorch、vLLM、SGLang、JAX等。
- 核心SDK：庫、編譯器和工具、執行階段。
該軟體棧將於今年8月可用。
其中，HyperLoom是一套智能體工作流，能運行並分析模型，對模型進行性能剖析，定位通訊、GEMM或其他核心中的瓶頸，發現可以融合的相鄰核心，自動執行最佳化，不斷重新測試並迭代。
例如，HyperLoom可以調優GEMM、融合核心、改變記憶體訪問模式，或者採用memory swizzle改善資料局部性。經過反覆迭代後，它會輸出相應的性能提升結果。
會上播放了ROCm AI工作流演示視訊：使用Claude Code，輸入“用HyperLoom最佳化MiniMax M3推理”，系統首先用最新配方運行模型，得到性能基線，隨後進行性能剖析，發現某個GEMM需要調優，完成調優後又發現需要生成帶memory swizzle的核心，於是使用Triton自動生成。
只經過一次點選，它就將性能提升了38.3%。
AMD在過去一年持續把這類技術應用到前沿開放模型上，推理性能提高到ROCm 7初期的3.3倍，訓練性能提高到約2.4倍。
另一個演示是用Codex在AMD Helios上運行擁有1.6兆參數的DeepSeek-V4 Pro模型：Codex自動配置環境、啟動模型，並確認模型已經運行，隨後使用者要求它“寫一首關於Advancing AI的詩”，模型便生成相應內容。
AMD能在新模型上實現Day-0支援，重要原因之一正是智能體的最佳化速度極快，它們能夠日復一日幫助團隊適配和最佳化數以千計的模型，速度超過僅依賴人工工程師的方式。
以DeepSeek-V4 Pro為例，從4月獲得Day-0支援到現在，在相同硬體、相同模型上，AMD僅通過軟體最佳化，就在大約3個月內取得了5.3倍的性能提升。
在HPC方面，部分競爭平台已弱化硬體原生FP64，更多依賴模擬，因此速度會慢很多。AMD的優勢之一是Chiplet架構，可根據目標產品靈活組合FP4與FP64計算能力，AMD Instinct MI430X就採取這種方式。
MI430X能夠提供高達288TFLOPS的硬體級FP64科學計算性能。與輝達Vera Rubin相比，MI430X可實現8.7倍的FP64算力、多50%的HBM4容量、多6%的HBM4頻寬。
08.
結語：將完整系統級設計交給客戶，
AMD邁出重要一步
過去數年，AMD一直堅持四項原則：提供領先的性能與總擁有成本，提陞遷移便利性，全軟體棧開源，以客戶為中心。
其AI合作夥伴生態正愈發繁榮，包括越來越多的雲服務提供商（CSP）、新型雲服務商（NeoCloud）、OEM、ODM，以及本地部署合作夥伴。
今日發佈的Helios，對AMD而言是重要的一大步，這意味著AMD通過在協同設計、協同工程的機架中提供全部關鍵元件，讓客戶得以獲得完整的AMD端到端方案價值。 (智東西)