三星在一份聲明中表示，這一名為zHBM的新系統將高帶寬內存垂直堆疊在AI加速器之上，其性能約為下一代HBM5的八倍。作為成為AI時代端到端基礎設施提供商努力的一部分，三星還推出了其他新技術，包括zNAND-O和V10 BV-NAND架構。
三星電子正大力宣傳其最先進內存硬體在性能和能效方面的提升，以期在競爭中超越SK海力士和美光科技。
當地時間8月4日，三星電子在FMS年度記憶體行業峰會上，正式宣佈了zHBM和zNAND-O兩款概念產品，以及業界首款採用晶圓鍵合技術、堆疊層數超過400層的V10 BV-NAND。
其中，zHBM將高帶寬內存直接垂直堆疊於AI加速器晶片之上，性能預計約為下一代HBM5的8倍。
上述技術發佈正值內存行業競爭白熱化之際。華爾街見聞提及，SK海力士攜手閃迪在大會上，聯合發佈高帶寬閃存（HBF）全球首個標準規範。
HBF技術定位於高帶寬內存（HBM）與固態硬盤（SSD）之間的新型記憶體層級，旨在同時解決AI推理場景下的帶寬瓶頸與容量擴展難題。
zHBM，顛覆傳統封裝架構
zHBM是此次發佈中最受市場關注的技術願景。
在現有設計中，HBM內存堆疊與AI晶片通過矽中介層並排整合於同一封裝內，業界通常稱之為2.5D封裝。AMD、輝達等公司均採用這一方案用於高端AI應用。
三星的zHBM則打破了這一範式，將HBM直接垂直堆疊於AI加速器晶片之上。
三星表示，通過大幅縮短數據在AI處理器與內存之間的傳輸距離，zHBM可提供更高帶寬和更優異的能效，滿足大規模AI訓練與推理對超高速數據處理的需求。
根據三星披露的規格，結合下一代晶圓鍵合技術，zHBM的內存密度可達HBM5的10倍以上，能效提升3倍，熱阻降低逾50%。
該技術還支援客製化IP整合，可在內存與AI加速器之間的中間層嵌入定製設計，進一步擴展內存容量並提升加速器性能。
三星將該技術的量產時間預期設定在2029年前後，目前尚未就HBM5或zHBM給出明確的量產時間表。
與此同時，三星表示已於今年2月率先實現基於1c DRAM工藝及4奈米基底裸片的HBM4量產，並於5月首批向全球客戶發貨HBM4E樣品。
對標HBF，面向邊緣AI的高帶寬閃存方案zNAND-O
三星同步推出了zNAND-O，這是該公司基於V-NAND技術構建的下一代高性能NAND解決方案，目標量產時間為2028年，將提供四層和八層兩種版本。
從技術路徑來看，zNAND-O與SK海力士和閃迪此前開發的高帶寬閃存（HBF）概念相近，同樣採用TSV和UCIe介面。
但據三星官員介紹，兩者的應用定位存在本質差異：
HBF的設計初衷是在服務器端填補AI加速器旁側的內存分層空缺，而zNAND-O的定位是在端側設備中記憶體大型模型，以便與NPU互動。
三星表示，zNAND-O憑藉高空間效率、改善的I/O性能和低延遲特性，專為支援實時、數據密集型AI應用的邊緣AI環境而優化。
V10 BV-NAND，業界首款400層以上晶圓鍵合閃存
三星此次還發布了V10 BV-NAND，這是其歷史上首款採用晶圓鍵合（Bonding V-NAND）架構的3D NAND產品。
距三星於2013年Flash Memory Summit上發佈業界首款V-NAND技術，時隔13年後，這一里程碑式更新正式亮相。
V10 BV-NAND堆疊層數超過400層，通過晶圓鍵合技術垂直堆疊記憶體單元，記憶體密度較上一代V9提升約58%。
此外，該產品在讀取、寫入和I/O性能方面均優於前代，旨在為未來AI系統和應用提供高性能、大容量的NAND支撐。
全棧AI內存佈局，從HBM到PIM與企業級記憶體
除上述前沿概念產品外，三星還在本次展會上系統性展示了其現有AI內存與記憶體產品組合及路線圖，涵蓋HBM4E、HBM5、LPDDR5X-PIM以及PM1763等產品線。
其中，LPDDR5X-PIM是業界首款搭載存算一體（Processing-in-Memory）技術的LPDDR內存，支援在內存內部直接執行數據處理，可同時提升數據搬運效率與功耗表現。
企業級記憶體方面，三星展示了面向AI數據中心日益增長記憶體需求的PM1763和BM1773解決方案。
作為全球唯一一家在內存、晶圓代工和先進封裝領域均具備行業領先能力的整合元件製造商（IDM），三星將上述產品定位於一站式端到端AI基礎設施解決方案，意圖幫助客戶縮短開發周期，加速差異化AI半導體產品的市場導入。 (華爾街見聞)