台積電還在贏
韓媒 ETNews 8 月 18 日報導，台積電已成功開發並驗證了業界首個採用“超級供電軌”（Super Power Rail，SPR）背面供電技術的埃米級 CMOS 平台 A16。這一突破的核心在於，A16 在引入背面供電的同時，保留了此前 N2P 工藝的柵極密度與設計靈活性（NanoFlex），實現了與現有設計生態的高度相容。
隨著半導體工藝向 2 奈米及以下演進，晶片內部的“交通問題”日益嚴峻。在傳統晶片中，供電線路與訊號線路共同擠在晶片正面：工藝越微縮，兩條線路在狹窄空間中的相互干擾就越嚴重，導致布線擁塞加劇、電阻增大，進而引發電壓下降（IR Drop）問題。
背面供電技術正是為瞭解決這一瓶頸而生——將供電網路移至晶片背面，為正面訊號布線騰出空間。然而，這一技術路線長期面臨一個難題：要改為背面供電，通常需要對電晶體佈局和單元結構進行大幅改動，往往意味著要犧牲部分現有的設計庫和工藝經驗。
台積電此次在 A16 上的突破，在於它成功將供電路徑完全轉移至晶片背面，並通過專用觸點（VB）直接連接每個電晶體的源極和漏極。更關鍵的是，這一過程中晶片正面的柵極結構、單元尺寸和佈局面積幾乎沒有改變，從而保留了與現有設計的高度相容性。
性能提升同樣可觀。相比 N2P 工藝，A16 在相同功耗下可將速度提升 8% 至 10%，或在相同速度下將功耗降低 15% 至 20%，晶片密度也提高了 8% 至 10%。這一特性尤其適合 AI 加速器和高性能計算晶片這類需要同時兼顧功耗與性能的產品。
在背面供電技術的商用化競賽中，英特爾是最早起步的玩家。其“PowerVia”技術已率先在 Intel 18A 工藝上實現量產，但據 ETNews 報導，英特爾在測試階段對引腳間距和金屬間距進行了調整，並對單元架構進行了重新設計。三星電子也在其 SF2 工藝中推進背面供電技術的匯入，預計將採取與英特爾類似的路線。
相比之下，台積電的優勢在於“不改設計、只改供電”——在實現背面供電的同時，儘可能保留客戶已有的設計資產和工藝經驗。對於 AI 晶片設計公司而言，這意味著更低的遷移成本和更短的產品上市周期。(AMP實驗室)