這篇論文把SK海力士的技術邊界從HBM封裝內頻寬延伸到機架與叢集的資料移動。CPO方向已經清楚，量產節奏仍取決於熱、良率、標準與成本。
一、這篇論文真正推進了什麼
論文題為《Co-packaged optics for high-performance computing and artificial intelligence》，於2026年8月19日發表於Nature Electronics。作者來自SK海力士、弗吉尼亞大學、伊利諾伊大學厄巴納—香檳分校、南洋理工大學、麻省理工學院和延世大學。論文類型是綜述文章，重點在系統路線圖，沒有發佈單一器件性能。
公開摘要覆蓋三層內容。第一層梳理高速電互連的物理限制，包括電阻損耗、電容負載與頻率相關失真。第二層拆解CPO系統的電氣子系統、電光和光電介面、光傳輸路徑。第三層給出2D、2.5D與3D異構整合路線，並列出熱管理、可製造性和標準化挑戰。
這套結構的重要性，在於研究對象從“一個光器件能跑多快”上升到“整個計算節點如何搬運資料”。當GPU、XPU和HBM被放進同一個系統視角，互連不再是處理器外部的普通配件。介面位置、封裝形態、協議、散熱和測試共同決定系統可用頻寬。
論文的直接貢獻可以概括為一張跨層路線圖：短距離繼續使用成熟且成本可控的電連接；距離增加後，引入光連接降低損耗；隨著光學器件靠近晶片，系統再通過2D、2.5D和3D整合提高頻寬密度。它給行業提供了共同討論框架，也暴露了從實驗性能走向大規模部署之間的工程缺口。
二、HBM之後，瓶頸為什麼繼續外移
HBM把多顆DRAM通過矽通孔堆疊，並以寬介面靠近GPU或AI加速器。它顯著提高封裝附近的記憶體器頻寬，緩解模型訓練和推理中的本地資料供給問題。SK海力士正是這一輪AI基礎設施擴張的核心受益者之一。
系統規模繼續擴大後，資料路徑會超過單個加速器封裝。訓練任務需要同步大量參數、梯度和中間結果，推理叢集需要在不同計算節點之間調度快取和請求。節點內部頻寬增長很快，節點之間仍受到電連接損耗、SerDes功耗、連接埠密度和交換層級的約束。
SK海力士官方解讀給出一組直觀對比：計算吞吐量約每2年提高3倍，互連頻寬同期約提高1.4倍。兩條曲線長期分離，意味著更多計算單元會等待資料。增加GPU數量可以提高理論算力，集體通訊和遠端存取若跟不上，新增GPU的邊際利用率就會下降。
這解釋了“頻寬牆”的位置變化。第一階段集中在處理器訪問記憶體器，HBM提升封裝內供給；第二階段轉向加速器之間、板卡之間和機架之間的資料移動；再往後則可能落在計算池與共用記憶體池之間。每向外移動一層，距離、協議和故障域都會擴大，能耗也更難控制。
CPO因此與HBM構成上下兩層能力。HBM提高計算附近的資料供給速度，CPO嘗試把這種高吞吐延伸到更大系統。若只提高一層，瓶頸會轉移到下一段鏈路。未來AI系統競爭將更多體現為計算、記憶體器、互連、交換、供電和散熱的聯合最佳化。
三、CPO如何重新劃分電路與光路
傳統可插拔光模組位於交換機或伺服器面板。交換晶片產生的高速電訊號，需要經過封裝、印刷電路板走線和連接器到達光模組，再完成電光轉換。速率越高，電通道的插入損耗、均衡複雜度和SerDes功耗越突出，面板空間也會限制連接埠密度。
CPO把光引擎放到交換晶片、GPU或其他XPU的同一封裝內，或放在非常接近晶片的位置。電訊號只承擔毫米到釐米級的短路徑，隨後由光纖完成更長距離傳輸。它利用電連接在短距離上的成熟度，也利用光連接在距離擴展時的能效和訊號完整性。
論文所討論的電光介面是關鍵轉換點。驅動器、調製器、光源、探測器、跨阻放大器與控制電路需要共同滿足頻寬、功耗和熱穩定性要求。任何一個環節效率偏低，系統級pJ/bit都會被抬高。鏈路預算、時鐘恢復、糾錯與協議開銷也會影響應用實際得到的吞吐。
光鏈路的另一個優勢是抗電磁干擾。高速電通道密集平行時，串擾、阻抗變化和頻率失真會壓縮訊號裕量。光纖在較長距離上保持更好的訊號完整性，也更容易通過增加波長和光纖數量擴展平行通道。不過，光學穩定並不等於系統簡單，雷射可靠性、耦合損耗與溫度漂移仍需專門控制。
SK海力士官方解讀將下一代CPO目標歸納為三項：單節點頻寬超過100 Tb/s、傳輸能效低於1 pJ/bit、晶片到晶片延遲低於10 ns。這三項需要同時觀察。只提高頻寬可能推高功耗；只降低單位元能耗可能犧牲可達距離；只最佳化物理鏈路延遲，也可能被協議和擁塞抵消。
四、2D、2.5D、3D分別解決什麼
2D整合把電子晶片和光子晶片並排放置，並通過封裝內走線連接。它保留相對清晰的器件邊界，工藝成熟度、測試和替換更容易控制。代價是電連接距離仍然存在，封裝邊緣和走線資源會限制頻寬密度。2D更適合早期匯入，也便於驗證光引擎與主晶片的協同關係。
2.5D整合使用中介層承載GPU、交換晶片、HBM和光子晶片。中介層可以提供更細的互連間距與更高的布線密度，使光學介面進一步靠近計算核心。先進封裝由此成為CPO的重要基礎設施，封裝基板、矽中介層、微凸點、混合鍵合和熱設計都會進入同一系統最佳化問題。
3D異構整合繼續縮短垂直方向的連接距離。電子積體電路、光子積體電路和計算晶片可以通過堆疊形成更高密度的介面。它在頻寬密度和潛在能效上最有吸引力，同時把熱耦合、材料差異、機械應力、測試覆蓋和已知良品晶片管理推到更困難的位置。
三條路線更像逐步提高整合深度的工程梯度。產品可以根據距離、連接埠密度、維護要求和成本選擇停留在那一層。資料中心不會在同一天切換到同一種封裝，2D和2.5D有望先承擔量產學習，3D則需要更成熟的工藝、熱方案與良率控制。
這也意味著CPO不能只看光子晶片的實驗指標。系統成本要把晶圓製造、先進封裝、光纖耦合、測試裝置、良率損失、散熱元件和現場維護全部計入。整合越深，單點失效可能影響的高價值器件越多。可維修性與冗餘設計將直接影響客戶接受度。
五、光走到記憶體器介面，會改變什麼
SK海力士官方文章把長期形態描述為“光學中心型”架構：光互連深入系統內部，連接計算資源池與記憶體資源池。計算節點可以按任務獲得所需容量和頻寬，系統也能減少每台伺服器為峰值需求預留的閒置資源。這一構想把CPO從交換晶片附近延伸到記憶體器架構。
共用記憶體池的吸引力來自資源利用率。大模型訓練和推理的不同階段，對容量、頻寬和計算的需求並不同步。固定繫結會造成一部分GPU等待資料，另一部分記憶體容量閒置。池化允許調度器動態組合計算與記憶體資源，理論上可以提高叢集整體利用率。
光連接只能解決物理傳輸的一部分問題。記憶體池還需要一致性協議、地址管理、存取權、故障隔離、擁塞控制和服務質量。遠端訪問的端到端延遲包含光電轉換、交換、協議棧和排隊時間。低於10 ns的晶片間鏈路目標，不能直接等同於應用訪問遠端記憶體的總延遲。
資料放置將成為新的軟體與硬體協同點。高頻權重、KV快取和訓練中間狀態需要根據熱度、復用率與延遲敏感度分層。最熱的資料仍應靠近GPU並使用HBM，容量更大或復用更低的資料可以進入共享池。CPO擴大了可選擇的系統邊界，也要求編譯器、執行階段和調度器理解新的拓撲。
因此，光學記憶體池對HBM更可能形成補充。HBM保持極低延遲和極高本地頻寬，池化記憶體提供更大容量、彈性和跨節點共享。兩者的價值會由工作負載共同決定。若軟體無法穩定識別資料熱度，或一致性開銷過高，池化帶來的硬體收益就會被削弱。
六、SK海力士為什麼要參與定義CPO
SK海力士已經通過HBM進入GPU和AI加速器的核心封裝。隨著客戶把最佳化目標從單顆晶片擴展到機架與叢集，記憶體器供應商也需要理解資料如何離開HBM、穿過交換網路，並在不同計算節點之間流動。參與CPO路線研究，可以讓介面和封裝能力更早對接系統需求。
第一層價值是產品定義。HBM代際升級通常圍繞容量、頻寬、功耗、堆疊層數和封裝協同。若未來介面更多採用光連接，記憶體器控製器、封裝邊界和系統協議都會變化。SK海力士越早參與聯合設計，越有機會把自身器件特性寫入客戶架構約束。
第二層價值是先進封裝。CPO與HBM都依賴高密度互連、異構整合和熱管理。兩條路線共用部分工藝能力，也共用良率和測試難題。SK海力士能夠把HBM積累的堆疊、封裝與客戶驗證經驗遷移到更大的光電系統，但光源、矽光與高速模擬電路仍需要合作夥伴。
第三層價值是客戶關係。傳統記憶體器採購主要圍繞規格、價格和供給。CPO、HBM與記憶體池進入聯合設計後，驗證周期更長，平台繫結更深。供應商的角色會向架構協同、封裝協同和長期路線協同延伸，客戶切換成本也可能提高。
這條戰略路徑目前仍處於研究與路線定義階段。官方材料沒有披露產品編號、量產節點、客戶名單、資本開支或收入目標。合理解讀是SK海力士正在擴大技術選擇權，並爭取在下一代AI系統介面形成前進入討論核心。把論文發佈直接對應為近期業績貢獻，會高估現有證據。
七、商業化最難的五道閘門
第一道閘門是器件功耗。調製器、探測器、驅動器、跨阻放大器與數字控制共同決定鏈路能效。光源也需要計入系統功耗。低於1 pJ/bit的目標要求多環節同步進步，不能依靠單個器件刷新實驗紀錄。
第二道閘門是熱。GPU和交換晶片本身就是高熱流密度器件，光子器件對溫度變化又較敏感。光引擎越靠近計算晶片，電路徑越短，熱耦合也越強。封裝需要同時處理熱點、雷射穩定性、材料膨脹差異和冷卻液路佈局。
第三道閘門是製造、測試與良率。CPO把多種工藝製造的高價值晶片放到同一封裝。光纖耦合誤差、微凸點缺陷或單個光通道失效，都可能拖累整包良率。晶圓級測試、已知良品晶片篩選、封裝後校準和老化測試必須形成完整流程。
第四道閘門是協議和標準。光鏈路需要接入現有計算和網路軟體棧。鏈路訓練、錯誤恢復、遙測、功耗狀態、一致性和管理介面如果各家自成體系，客戶部署成本會很高。標準成熟度還會影響供應商替換、規模採購和生態擴展。
第五道閘門是可靠性與成本。可插拔模組故障後可以單獨更換，CPO把光學器件帶入昂貴封裝，現場維修邏輯隨之改變。系統必須依靠冗餘通道、可監測性、外接雷射或模組化設計降低故障影響。只有每位元總擁有成本穩定優於替代方案，客戶才會擴大部署。
SK海力士官方訪談還提到散熱、供應鏈、製造良率和成本，這些因素會互相放大。更複雜的封裝可能提高性能，也可能拉長驗證周期。產能擴張若早於標準和客戶設計凍結，裝置利用率會承壓；擴張過晚，又會錯過平台量產窗口。
(404K)