從HBM到CPO再到存算一體：3D整合的下一張拼圖
如果只盯著HBM，你會以為先進封裝的終局就是"把記憶體堆得更高"。但真正的前沿，已經在拼一張更大的圖——"芯光存"三維空間整合：HBM解決"記憶體頻寬"、CPO解決"互連頻寬"、存算一體解決"算力效率"，三者拼在一起，才是後摩爾時代"3D整合"的完整圖景。台積電的COUPE光互連平台已經幫博通的102.4Tbps交換機、輝達的光子交換機送樣；三星的PIM存算一體，頻寬做到LPDDR5X的2-3倍。先進封裝5年後的終局，不是"更高的HBM"，而是"記憶體、光、算"在三維空間裡的重新組合。
一、趨勢演進：從HBM堆疊，到"芯光存"三維空間整合
先看清封裝這條演進的主線。
1.1 第一張拼圖：HBM（記憶體頻寬）
過去幾年，先進封裝的"主角"是HBM——把DRAM垂直堆疊，解決AI晶片的"記憶體頻寬"瓶頸。這是"芯存"整合的第一步：記憶體離計算更近了。從8層到12層到16層，HBM一路堆疊，SK海力士、三星、美光把"記憶體頻寬"堆到了極限。但HBM只是"3D整合"的第一張拼圖——它解決了"存"，但還沒解決"光"和"算"。
1.2 第二張拼圖：CPO（光互連）
當AI叢集的規模越來越大，一個新的瓶頸浮出水面——互連頻寬。GPU和GPU之間、伺服器和伺服器之間，資料要靠"銅線"或"光"來傳輸。而銅線，正在逼近物理極限。於是，CPO（光電共封裝）登場了——它把光模組和晶片封裝在一起，用"光"替代"銅"來傳輸資料。這是"芯光"整合的關鍵一步：光，從機櫃外，走進了晶片封裝裡。
1.3 第三張拼圖：存算一體（算力效率）
第三張拼圖，是存算一體（PIM）——把計算單元直接"搬進"記憶體裡，讓資料"不搬家"就能完成計算。這是"記憶體算力化"的終極形態：記憶體不再是"被動存取資料的地方"，而是"主動參與計算的地方"。當資料不需要在記憶體和計算之間"來回搬運"，"記憶體牆"就從物理上被破解了。
1.4 拼圖的終局：芯光存三維整合
把三張拼圖拼在一起，就是"芯光存"三維空間整合：芯（邏輯）——GPU、CPU，負責計算；存（記憶體）——HBM、3D DRAM，負責記憶；光（互連）——CPO、光互連，負責傳輸。三者不是"並排擺放"，而是"在三維空間裡垂直堆疊、深度融合"。DRAM-on-Logic（記憶體堆在邏輯上）、光引擎嵌入封裝、存算一體融合——這才是先進封裝5年後的終局形態。
圖1："芯光存"三維整合的三張拼圖——存（HBM）、光（CPO）、算（存算一體）
二、光互連：CPO，頻寬瓶頸的下一環
三張拼圖裡，CPO是最"新"、也最"關鍵"的一環——因為它是"頻寬瓶頸的下一環"。
2.1 為什麼需要CPO：傳統銅線傳輸"扛不住"了
AI算力叢集的頻寬需求正在暴漲。傳統的資料傳輸靠"銅線"，但銅線有物理極限——傳輸距離越遠、速率越高，銅線的訊號損耗就越大。於是，光互連成了必然：光，從"跨機架"的橫向擴展（Scale-out），一路走進了"晶片封裝內"的縱向擴展（Scale-up）。CPO，就是把光模組直接"封裝"到晶片旁邊，用最短的光路、最低的功耗，實現最高的互連頻寬。
2.2 台積電COUPE：CPO的"先行者"
台積電的COUPE光互連平台，CPO產業化上走得最早的"先行者"：博通的102.4Tbps交換機和輝達的光子交換機，已經基於該平台進入送樣階段；全球首款200Gbps微環調製器已經實現量產，其位元誤位元率已經突破了"一億分之一（10⁻⁸）"量級。據TrendForce研究資料顯示，CPO在AI資料中心光通訊模組中的滲透率，將由2026年的約0.5%開始攀升。整體來看，CPO產業，正處在"從0到1"的產業化元年。
2.3 韓國廠商在光互連上的"滯後"
從當前技術進展上看，韓國廠商在光互連上的佈局節奏偏慢。三星雖然公開了"一站式（Turnkey）CPO方案"，但路線圖目標定在了2029年。從當前交換機CPO的出貨量和客戶驗證來看，三星尚未形成與台積電相近的商業化節奏。SK海力士在HBM記憶體堆疊上有技術優勢，但在CPO上的佈局和進展同樣偏慢。這意味著：在"芯光存"三維整合的拼圖裡，韓國廠商強在"存"（HBM記憶體），台積電強在"芯"和"光"（CoWoS+CPO）。誰能把三張拼圖拼齊，誰就掌握了下一個十年的先進封裝技術主導權。
三、存算一體：記憶體"算力化"與先進封裝的交匯
第三張拼圖，是存算一體——這是最"革命"的一張。
3.1 什麼是存算一體
存算一體（PIM），核心思想是把計算單元（ALU）直接"搬進"記憶體裡，讓資料在"記憶體的位置"就地完成計算，而不是"搬來搬去"。傳統計算架構中，需要在"記憶體↔CPU/GPU"之間來回搬運資料，這個"搬運"消耗了大量的能量和時間（這就是"記憶體牆"產生的原因）。存算一體，就是打破了"搬運"這個動作，資料在記憶體裡就可以直接進行計算。
3.2 三星PIM、SK海力士AiMX、華邦CUBE
在存算一體方向上，三星、SK海力士、華邦等記憶體廠商都在全力推進。三星的LPDDR5X PIM把頻寬做到LPDDR5X的2—3倍，計畫裝將在2026年下半年提供樣品；SK海力士的AiMX在CES 2026上演示了基於PIM架構的方案；華邦的CUBE用3D堆疊來緩解記憶體牆問題。還有一條更激進的路線是3D-PIM近存架構，它採用記憶體垂直堆疊，晶片間互連延遲壓到5ns以內，峰值頻寬可達600GBps，綜合能效明顯高於傳統GPU。
3.3 存算一體，為什麼是"先進封裝的交匯點"
存算一體需要同時解決“記憶體算力化”和"先進封裝"這兩方面的問題。它依賴3D堆疊把記憶體和計算堆放在一起，依賴混合鍵合技術實現兩者的無縫連接，同時也依賴TSV（矽通孔）或TGV（玻璃通孔）完成垂直互連，這些都屬於先進封裝環節。因此，存算一體對先進封裝的依賴很深，這不僅僅是記憶體廠商單獨能推進的，還需要“記憶體+封裝”的深度協同。在3D整合相關技術路線中，存算一體對封裝能力的要求也非常高。
四、技術難點：熱管理、訊號完整性、良率與成本
但"芯光存"三維整合這條路，橫著四座技術大山。
4.1 熱管理：百瓦級熱密度的"極限挑戰"
當記憶體、邏輯、光引擎"堆"在一起，熱密度會達到百瓦級。而三維堆疊的結構，恰恰是"散熱最差"的結構——熱量被"悶"在堆疊內部，散不出去。這是之前HBM散熱問題的"升級版"：HBM只是記憶體堆疊，已經溫差55℃、良率跌破50%；而"芯光存"是記憶體+邏輯+光引擎的三重堆疊，熱管理難度是指數級上升的。
4.2 訊號完整性：高頻訊號的"失真"
三維整合的訊號傳輸，頻率越來越高、路徑越來越複雜。高頻訊號在堆疊結構裡傳輸，容易出現串擾、反射、衰減——這就是"訊號完整性"問題。當光互連（CPO）加入，還要處理"光訊號"和"電訊號"的轉換和協同——這是比純電封裝更複雜的系統工程。
4.3 良率：堆疊層數越多，良率越難
三維整合的良率，是"乘法"而非"加法"——每一層的良率相乘，才是整體良率。堆10層、每層95%良率，整體良率只有60%；堆20層，良率會跌到更低。這就是為什麼混合鍵合（取代微凸塊）成為關鍵——它能支援更細的間距、更高的良率。但即便如此，三維整合的良率，依然是"最難啃的骨頭"。
4.4 成本：貴到"用不起"的風險
最後是成本。三維整合的每一步（TSV、混合鍵合、光引擎、存算融合），都在推高成本。當一顆晶片的封裝成本逼近前道製程的91%（CoWoS已經是這個水平），"芯光存"三維整合的成本，可能貴到"只有最頂級的AI晶片用得起"。熱、訊號、良率、成本——這四座大山，決定了"芯光存"三維整合，不會一蹴而就，而是"一步步爬坡"。
五、終局判斷：後摩爾時代的"三維空間整合"範式革命
五年後的局面，大機率不是一個明確的“贏家”通吃，而是一種能力分工的固化。
5.1 範式革命：從"平面微縮"到"空間整合"
這是一個根本性的範式轉變：過去——摩爾定律，把電晶體"做小"，在二維平面上堆密度；現在——三維空間整合，把晶片"做厚"，在三維空間裡堆功能。當"做小"走到極限，"做厚"就成了新的方向。而"做厚"這件事，本質上就是"三維空間整合"。記憶體堆疊（HBM）、光互連（CPO）、存算一體（PIM），都是這個"空間整合"範式的不同側面。
5.2 時間表：分階段落地
"芯、光、存"三維整合，並不會一步到位，而是分階段落地：
- 2026-2027——HBM堆疊（16-20層）+ 混合鍵合規模化 + CPO產業化元年（滲透率0.5%起步）；
- 2027-2029——DRAM-on-Logic（記憶體堆邏輯）+ CPO放量（三星CPO目標2029）+ 存算一體樣品量產（三星PIM、華邦CUBE）；
- 2030及以後——真正的"芯光存"三維空間整合，記憶體、光、算在單一封裝內深度融合。
5.3 誰能拼齊這張拼圖
從目前公開進展上看，台積電在“芯”（CoWoS）和“光”（COUPE CPO）兩塊較強，最接近把芯、光、存三張拼圖能力湊齊的頭部玩家；三星在“存”（HBM、PIM）有優勢，但CPO路線圖目標定在2029年，“光”這塊偏慢，想靠垂直整合補齊；而英特爾有EMIB+Foveros，光互連也有相應佈局，但整體節奏偏慢；SK海力士記憶體堆疊最強，但“光”和“算”這兩方面相對滯後。
”芯、光、存“三維整合，比的是誰先把能力補齊。目前台積電憑“芯+光”領先，三星的“存+算”（HBM+PIM）也有競爭力。最後的產業格局未必能一家通吃，更可能的是多家各有強項、各佔一塊。
圖5："芯光存"三維整合的分階段落地時間表
結語：3D整合的下一張拼圖，是"空間"而非"層數"
回到標題：從HBM到CPO再到存算一體，3D整合的下一張拼圖是什麼？答案是："空間"，而不是"層數"。
過去幾年，我們盯著HBM的"層數"——8層、12層、16層，以為"堆得更高"就是未來。但真正的終局，是"三維空間整合"——記憶體、光、算，在三維空間裡重新組合，構成"芯光存"的完整圖景。HBM是"存"、CPO是"光"、存算一體是"算"——這三張拼圖，拼在一起，才是後摩爾時代先進封裝的終極形態。而這場"空間整合"的範式革命，才剛剛開始。
對前沿技術研究者、系統架構師和產業投資者來說，我們最該建立的認知是：當前不能再用"層數"的二維思維，去看先進封裝的未來了。5年後的產業技術格局將以"三維空間"為主。只有看清這張"空間拼圖"的人，才能在下個十年的產業判斷裡，佔得先機 (EconoBytes)