來自華為新款昇騰950與Atlas 950 SuperPoD的啟示
大語言模型參數規模已經擴展至兆級，MoE（混合專家）架構帶來了沉重的All-to-All通訊開銷，而推理工作負載對低時延和高吞吐的要求也越來越高。與此同時，在美國出口管制背景下，中國領先本土製程節點（7nm）與海外先進製程（3nm/2nm）之間的差距正在擴大，過去不夠成熟的工具鏈也限制了國產加速器的有效利用率。根據我們對公司披露資訊以及對行業專家管道調研的評估，華為新推出的昇騰950 NPU和Atlas 950 SuperPoD雖然採用較落後的工藝製程，但部分規格已經可以與輝達H100相媲美（見圖1）。我們認為，這是以系統級工程能力彌補製程劣勢的典型路徑，預計其他國內廠商也會複製這一策略。以下我們結合昇騰950白皮書，評估其對供應鏈的影響。
兩種記憶體配置指向“工作負載級定製”
與客戶進行緊密合作，使晶片設計公司可以更深入地理解具體工作負載的要求，並在既定晶片面積與製程條件下對架構進行針對性最佳化。昇騰950提供兩個SKU，對應當前AI基礎設施設計中日益重要的Prefill/Decode（預填充/解碼）解耦趨勢：根據華為披露，950PR配備128GB容量、1.6TB/s頻寬，主要面向Prefill/推薦類工作負載；950DT配備144GB容量、4TB/s頻寬，主要面向Decode和訓練工作負載，二者在統一介面下運行。
從微架構來看，昇騰950採用雙Die Chiplet設計，並基於華為第三代達文西架構進行異構整合；同時支援FP8、MXFP8、MXFP4等低精度資料格式，以提升稀疏計算效率。我們認為，這種通過拆分SKU來針對不同負載最佳化的方式，很可能會成為其他國內廠商必須採用的一種範本：競爭焦點將更多落在“有效吞吐”而非單純的先進製程節點上。
Scale-up架構進一步凸顯互聯的重要性
Atlas 950 SuperPoD最多支援1,024顆昇騰950 NPU，分佈在16個電腦櫃中。每個機櫃包含8個NPU計算托盤，機櫃內部通過正交背板連接；每個托盤整合8顆NPU，並通過高速PCB走線互聯。機櫃之間則通過800G LPO（線性可插拔光學）實現連接。系統基於華為自研Unified Bus（UB）架構，支援最高2TB/s的聚合I/O互聯頻寬。除Scale-up之外，系統還可通過三類交換網路擴展至數千乃至數萬顆加速器，包括UB交換機、乙太網路交換機以及支援RoCE的網路，以實現與非UB裝置的互操作。系統還配備專用的集合通訊單元CCU（Collective Communication Unit），用於解除安裝集合通訊任務。所有這些設計都進一步強化了我們的觀點：決定系統差異化能力的關鍵，已經不只是計算密度，而是互聯能力。
股票影響：北方華創與中微公司有望受益
瑞銀認為，高速互聯頻寬和記憶體頻寬的重要性正在持續提升，而“超節點”創新正在成為主要解決方案，這與我們在世界人工智慧大會（WAIC）上的觀察一致。與此同時，晶片設計公司與客戶之間更緊密的協同，將算子級最佳化前置到架構定義階段，在我們看來，這是國內廠商抵消製程約束最重要的槓桿之一。
在瑞銀的覆蓋範圍內，瑞銀繼續看好以下方向：領先晶圓代工與晶圓製造裝置公司——中芯國際、北方華創和中微公司，它們對於先進製程突破至關重要；互聯解決方案——瀾起科技，有望受益於互聯與記憶體頻寬需求激增；先進封裝——長電科技，受益於2.5D封裝需求提升；測試裝置——長川科技，受益於國產AI ASIC放量。
系統級創新：計算、記憶體與互聯三條主線
對於中國半導體產業而言，先進製程技術受限仍然是提升晶片性能的核心瓶頸。我們認為，華為正在通過計算、記憶體和互聯架構三大關鍵維度的系統級創新，縮小與海外領先AI加速器之間的性能差距。
圖1：輝達H100/B200與華為昇騰910C/950規格對比
計算：從“堆疊算力”走向“精準算力投放”
昇騰950通過五項關鍵策略提升計算性能：
• 擴展低精度資料格式，提高計算密度。除BF16、FP16和FP32外，昇騰950還支援FP8、MXFP8、MXFP4以及華為自有HiF8格式，從而提高計算密度與整體效率。
• 重新平衡不同計算單元的算力比例，使其更貼合大模型工作負載需求，從而最大化各計算單元利用率。
• 強化算子融合以減少資料搬運。昇騰950在計算單元之間引入直接資料路徑，使資料交換無需經過記憶體。
• 引入混合SIMD/SIMT程式設計模型，使工作負載可以更靈活地對應到不同計算資源。
• 加入專用硬體加速能力，以支援稀疏計算。
記憶體：從“記憶體牆”走向“統一記憶體池”
圖2：昇騰950的記憶體分層
隨著記憶體越來越成為系統的首要瓶頸，即所謂“記憶體牆（Memory Wall）”，昇騰950採用分層記憶體設計理念。其記憶體層級覆蓋片上緩衝區、L2 Cache以及全域記憶體。根據華為披露，昇騰950 NPU將從外部採購的HBM2e，切換至華為自研的HiBL1.0 HBM。
圖3：記憶體分層——把記憶體系統比作一間“智能廚房”
互聯：從“單晶片”到“叢集”——系統級躍遷
我們認為，向超節點架構遷移，是應對大語言模型快速擴張的重要解決方案。Atlas 950 SuperPoD最多支援1,024顆昇騰950 NPU，分佈在16個電腦櫃中；每個機櫃包含8個NPU計算托盤，每個托盤整合8顆NPU。
圖4：Atlas 950 SuperPoD由16個電腦櫃和4個UB機櫃構成
Atlas 950引入了多項新設計：
• 晶片級：昇騰950在晶片兩側各增加一個I/O Die，用於降低通訊開銷並提升計算利用率。每個I/O Die整合9個連接埠（每連接埠4×100Gbps），整顆晶片合計18個連接埠，可提供最高2TB/s的聚合互聯頻寬。
• 板級：卡與卡之間採用高速PCB走線，並使用華為自研Unified Bus（UB）協議，支援最高784GB/s的NPU到NPU點對點互聯頻寬。
• 機櫃內：計算托盤通過支援UB協議的電氣正交背板互聯。
• 機櫃間：ASIC通過運行UB協議的800Gbps LPO實現互聯。單機櫃內，每顆NPU對應LPO的配置比例為2:1，以提供冗餘；在整個SuperPoD層面，配比提升至4:1。因此，一個包含1,024張卡的SuperPoD需要4,096個800Gbps LPO模組。
圖5：單個電腦櫃正面結構——計算托盤通過機櫃內正交背板連接。
圖6：單個計算托盤俯檢視——8顆NPU通過自研UB協議下的高速PCB走線互聯，NPU:CPU=4:1
圖7：SuperPoD內的電腦櫃在背面通過LPO和光纖接入UB機櫃
- 在Scale-up之外，Scale-out網路還可通過多種協議擴展至數千乃至數萬張卡，包括通過UB交換機實現的UB RTP、通過乙太網路交換機實現的UBoE，以及RoCE；其中RoCE可實現與非UB裝置之間的互操作。
為進一步提高通訊效率，華為引入專用集合通訊單元CCU（Collective Communication Unit）。CCU是一種專用協處理器，用於解除安裝集合通訊任務，從而提升系統級通訊性能。
中國AI供應鏈
圖8：中國AI供應鏈
(大行投研)