HBM5大戰提前打響：SK海力士押注混合鍵合，三星把GPU功能“下沉”到HBM
三星：矽通孔（TSV）和物理層（PHY）輸入輸出介面，是制約記憶體頻寬（每秒傳輸的資料量）進一步提升的主要瓶頸。
AI晶片的競爭，正在從GPU算力一路延伸到HBM。
在Hot Chips 2026大會上，三星電子與SK海力士分別給出了下一代HBM的技術路線：三星重點推進定製化HBM和基底裸片，讓部分記憶體控制與AI計算功能向HBM內部遷移；SK海力士則將重點放在20層以上堆疊、iHBM散熱以及混合鍵合技術上。
與此同時，韓國V-Die、日本MOSAIC等新型記憶體架構也開始嘗試打破傳統HBM“垂直堆疊”的路徑。
這意味著，HBM4之後，真正的技術競爭可能不再只是“堆多少層、跑多快”，而是進入“怎麼堆、怎麼散熱、怎麼連接”的新階段。
一、HBM的真正瓶頸，已經從容量轉向散熱和互連
過去幾年，HBM最大的優勢就是高頻寬。
通過TSV（矽通孔）把多層DRAM垂直堆疊，再通過先進封裝與GPU連接，HBM能夠提供TB/s等級的資料頻寬。
但AI算力不斷提升後，HBM也開始遇到新的“牆”。
一方面，堆疊層數越來越高。另一方面，HBM的I/O數量和單引腳速率持續提升，導致單位面積產生的熱量越來越大。
以HBM4為例，I/O數量預計達到2048個，單引腳速率也已經提升至8Gbps。
與此同時，HBM封裝高度受到JEDEC規範限制。
HBM3E及之前產品的最大封裝高度約為720μm，HBM4則提升至775μm。
問題在於：高度不能無限增加，但容量和頻寬又必須繼續提升。
因此，下一代HBM真正需要解決的，是“在有限高度內堆更多、更快的DRAM，同時把熱量快速排出去”。
這也是為什麼混合鍵合、iHBM以及新型側向堆疊技術開始受到關注。
二、三星的思路：讓HBM基底裸片越來越像一顆SoC
三星在Hot Chips 2026上提出的核心方向，是Custom-HBM，也就是定製化HBM。
傳統HBM的基底裸片主要負責記憶體控制、PHY介面等功能。
但三星認為，隨著基底裸片與SoC之間的能力差距不斷縮小，未來完全可以讓基底裸片承擔更多功能。
三星計畫針對輝達、AMD等客戶的GPU和NPU需求，對HBM基底裸片進行定製設計。
例如：
- 提升記憶體頻寬
- 最佳化能效
- 增強資料處理能力
- 調整PHY介面
- 將部分記憶體控制功能下沉
- 將部分AI計算任務遷移至HBM基底裸片
其中，一個非常值得關注的方向，就是將原本位於GPU內部的部分記憶體控制和AI計算功能遷移到HBM基底裸片。
這實際上意味著：HBM正在從“高速記憶體”，逐漸向“計算+記憶體融合”的方向演進。
如果未來基底裸片擁有越來越強的計算能力，那麼HBM與GPU之間的邊界也可能進一步模糊。
三、SK海力士的答案：20層HBM之後怎麼辦？
相比三星強調“計算下沉”，SK海力士更加關注HBM封裝本身。
SK海力士美國公司高級副總裁李宰植表示，未來不能只最佳化HBM自身，還需要與客戶一起對GPU、封裝、晶圓代工等整個鏈條進行協同最佳化。
原因很簡單：HBM已經不是一顆獨立運行的晶片，而是AI GPU系統的一部分。
當HBM與GPU共同封裝時，整個過程都會產生熱量和機械應力。
堆疊層數越高，問題越嚴重。
目前SK海力士12層HBM4已經量產，16層HBM4正在客戶驗證階段。
16層HBM4單顆容量最高可以達到48GB，每顆核心DRAM裸片厚度約50μm。
但當產品進一步走向20層甚至更高層數時，傳統MR-MUF工藝將面臨越來越大的壓力。
因此，SK海力士正在尋找下一代解決方案。
其中最重要的一個答案，就是混合鍵合。
四、混合鍵合，為什麼被視為HBM5的關鍵技術？
傳統HBM主要依靠微凸點完成上下DRAM之間的連接。
混合鍵合則不同。
它不再依賴傳統微凸點，而是直接實現銅與銅之間的連接，同時完成介電層之間的鍵合。
混合鍵合技術最大的優勢就是：晶片之間可以靠得更近。
根據SK海力士披露的資料，在相同封裝高度下，採用混合鍵合的20層堆疊結構：
- 核心裸片厚度最高可以增加24%
- 熱阻相比MR-MUF降低約35%
- 互連間距可以縮小至18μm以內
- 可以進一步提高堆疊密度
此前有關行業研究也預計，HBM大規模匯入混合鍵合可能集中在2029年至2030年前後。
這與HBM5的產品周期高度重合。
因此，HBM5很可能成為混合鍵合真正進入大規模商業化的重要節點。
需要注意的是，SK海力士目前已經明確表示，混合鍵合不會用於HBM4E，最早落地時間指向HBM5。
換句話說：HBM4仍然是傳統工藝的主戰場，HBM4E可能繼續過渡，而HBM5則可能成為混合鍵合真正爆發的起點。
五、iHBM：SK海力士的另一張散熱牌
除了混合鍵合，SK海力士還公佈了iHBM技術。
iHBM的核心思路，是直接在HBM基底裸片內部增加導熱通路。
尤其是在PHY介面附近，由於高速介面電路功率密度較高，容易形成局部熱點。
SK海力士計畫在這些熱點區域加入兼具導熱和絕緣能力的材料或模組，將熱量更快匯出。
SK海力士表示，iHBM能夠降低30%以上的熱阻。
這與混合鍵合實際上解決的是兩個不同問題：
混合鍵合主要解決“怎麼更高密度地連接”。
iHBM主要解決“熱量怎麼更快出去”。
兩者未來甚至可能同時應用於下一代HBM。
六、三星、SK海力士之外，HBM還有兩條“顛覆路線”
如果說三星和SK海力士是在最佳化傳統HBM，那麼韓國V-Die和日本MOSAIC，則試圖直接改變HBM的結構。
傳統HBM的DRAM是“向上堆”。
V-Die和MOSAIC則嘗試讓DRAM“側著堆”。
V-Die：把DRAM裸片豎起來
韓國UNIST團隊提出的V-Die方案，將DRAM裸片直立放置。
最大的變化，是取消TSV。
每顆DRAM裸片在底部設定獨立I/O介面，並在相鄰裸片之間佈置微流道，實現液冷散熱。
在相關模擬中，V-Die系統運行GPT-3規模模型時，吞吐量達到約540 token/秒，而HBM4約為296 token/秒。
同時，V-Die方案的模擬堆疊溫度可以維持在約45℃。
如果這一技術未來能夠解決量產、良率和成本問題，那麼它可能成為解決HBM“散熱牆”的一種新路徑。
MOSAIC：用電感耦合解決晶片互連
日本東京大學提出的MOSAIC同樣採用側向堆疊。
但它最大的創新是使用電感耦合實現無接觸晶片互連。
傳統晶片需要讓大量焊盤精準對齊，而MOSAIC通過微型線圈產生磁場，讓另一側線圈感應訊號，從而完成資料傳輸。
這樣可以降低超薄裸片在大規模堆疊過程中的對位難度。
目前MOSAIC原型介面單通道速率最高約4Gbps，研究團隊認為其未來有潛力實現HBM4約兩倍的記憶體容量。
不過，V-Die和MOSAIC目前仍處於研發和原型驗證階段，距離商業化HBM還有很長距離。
七、HBM5之後，真正的競爭是“誰能解決記憶體牆”
現在來看，三星、SK海力士以及新型HBM研究路線其實正在解決同一個問題：
AI算力增長太快，傳統記憶體架構已經跟不上。
GPU越來越強，但如果資料無法及時從記憶體送到計算單元，GPU就會因為“等資料”而浪費算力。
因此，未來HBM的競爭將集中在四個方向：
第一，頻寬更高。
第二，容量更大。
第三，功耗更低。
第四，散熱更強。
而這四個指標之間並不是簡單的正相關。
堆更多DRAM可以增加容量，卻會增加熱量。
提高I/O數量可以提升頻寬，卻會增加功耗和封裝難度。
減薄DRAM裸片可以滿足封裝高度要求，卻會進一步降低散熱能力。
這就是HBM4之後最難解決的技術矛盾。
八、HBM正在從“記憶體器”變成AI系統的一部分
更值得關注的是，未來HBM可能不再只是GPU的“外掛記憶體”。
三星正在推動Custom-HBM，讓基底裸片承擔更多功能。
SK海力士則通過iHBM、混合鍵合等技術增強HBM本身。
與此同時，輝達Vera Rubin已經開始探索HBM4與LPDDR5X協同，通過NVLink-C2C進行高速互聯。
這意味著AI系統未來可能採用更加複雜的分層記憶體架構：
HBM負責高頻、高頻寬資料；
LPDDR負責容量更大的中間層資料；
NAND則承擔更大容量、更低成本的資料記憶體。
甚至SK海力士和閃迪已經開始推動高頻寬快閃記憶體HBF。
未來AI伺服器的記憶體體系，很可能從單一HBM，逐漸變成：
“HBM + LPDDR + HBF/NAND”的多層次記憶體架構。
這也意味著AI晶片設計的競爭，正在從單純的GPU算力競爭，轉向“計算+記憶體+封裝+互聯”的系統級競爭。
九、HBM5，可能成為下一輪技術洗牌的關鍵節點
目前來看，SK海力士的技術路線相當清晰：
HBM4繼續依靠MR-MUF實現大規模量產；
iHBM解決局部熱點和散熱問題；
混合鍵合則瞄準20層以上堆疊；
HBM5成為混合鍵合最值得關注的落地節點。
Counterpoint此前預計，SK海力士可能在2029年至2030年前後推出採用混合鍵合的HBM5。
但最終時間表仍然取決於幾個關鍵因素：
- 混合鍵合裝置成熟度
- 晶片對位精度
- 晶圓減薄能力
- 量產良率
- 散熱性能
- 客戶GPU產品進度
- JEDEC封裝高度標準
尤其是JEDEC未來是否進一步提高HBM封裝高度上限，將直接影響MR-MUF還能使用多久。
如果封裝高度繼續放寬，傳統MR-MUF還可以延續。
如果高度限制保持嚴格，而HBM繼續向20層甚至更高層數發展，那麼混合鍵合的必要性將迅速提高。
十、HBM大戰，已經進入“封裝決定勝負”的時代
過去幾年，HBM的競爭主要是三星、SK海力士和美光之間的容量、速度和良率競爭。
但從HBM4、HBM4E走向HBM5之後，競爭邏輯正在發生變化。
未來真正決定HBM性能的，可能不只是DRAM本身，而是：“誰能把更多晶片塞進有限空間，同時解決頻寬、功耗和散熱問題。”
三星選擇讓HBM基底裸片承擔更多計算和控制功能；
SK海力士押注iHBM和混合鍵合；
韓國V-Die嘗試把DRAM側著堆；
日本MOSAIC則探索無接觸晶片互連。
不同技術路線最終都指向同一個目標：突破AI時代的“記憶體牆”。
而混合鍵合，很可能是其中最現實、也最值得關注的一條產業化路線。
如果HBM5真的在2029年前後大規模匯入混合鍵合，那麼這不僅意味著HBM封裝工藝發生變化，也意味著AI晶片競爭正式進入“先進封裝決定算力上限”的新階段。
未來的AI晶片大戰，拼的可能已經不是誰擁有更多電晶體，而是誰能把GPU、HBM、CPU、光互聯和先進封裝真正連接成一個高效的計算系統。(芯榜+)