🔷揭秘ASML軌道式D2W混合鍵合裝置架構
🔷奈米級對準、顆粒控制與先進封裝挑戰
ASML正在通過自主研發混合鍵合（Hybrid Bonding）裝置，將其在光刻領域積累的奈米級對準、運動控制、顆粒污染管理和精密計量技術延伸至先進封裝領域，試圖挑戰Besi在晶粒對晶圓（D2W）混合鍵合裝置市場的領先地位。
一、ASML正在佈局D2W混合鍵合裝置，先進封裝成為其垂直整合的新方向
報告首先指出，混合鍵合正在成為先進半導體製造的重要技術之一。
與傳統微凸點互連不同，混合鍵合通過介電材料與金屬互連的直接鍵合，實現更細間距、更高互連密度的晶片堆疊。
當前混合鍵合主要包括兩種技術路線：
- W2W（Wafer-to-Wafer）： 晶圓對晶圓鍵合，適用於晶圓之間整體對準與堆疊。
- D2W（Die-to-Wafer）： 晶粒對晶圓鍵合，能夠將不同來源、不同尺寸或不同工藝製造的晶粒整合到目標晶圓上。
報告認為，相較於W2W，D2W裝置對晶粒搬運、精密定位、表面潔淨度和產能效率的要求更複雜，因此也為裝置廠商提供了更高的技術競爭門檻。
目前，Besi是D2W混合鍵合裝置的重要領先供應商，其裝置已進入客戶量產體系。
根據ASML在2022年至2024年間提交的相關專利，以及產業鏈資訊，ASML正在研發自己的D2W混合鍵合裝置。
值得注意的是，ASML此前已經將業務從傳統光刻系統延伸至計量、檢測及先進封裝相關裝置。
例如，ASML在2025年推出XT:260先進封裝光刻掃描裝置，並在2024年公佈了面向NAND、DRAM和邏輯晶片的混合鍵合技術路線。
因此，報告認為，進入混合鍵合裝置市場並不是ASML孤立的新業務嘗試，而是其進一步整合半導體製造工藝、強化客戶合作關係的戰略延伸。
二、ASML提出軌道式混合鍵合架構，試圖突破傳統裝置的產能限制
報告最值得關注的技術內容，是ASML正在研究的軌道式混合鍵合裝置架構。
傳統D2W混合鍵合裝置通常通過晶粒拾取機構，將晶粒從供料位置轉移到鍵合工位，完成精密對準和鍵合。
而ASML的專利設計採用軌道式晶粒運輸系統。
根據報告第4頁的裝置結構圖，整個工藝流程包括：
- 將晶粒裝載到獨立載具。
- 對晶粒進行檢測。
- 清潔晶粒表面。
- 進行電漿體活化。
- 測量表面形貌並進行預對準。
- 完成高精度對準、鍵合和釋放。
- 載具返回，開始下一輪工藝循環。
這種架構最重要的變化，是晶粒在進入裝置後可以一直保留在獨立載具上，直到完成最終鍵合。
各個工藝站沿軌道佈置，晶粒經過工位時完成相應處理，而不必在每道工序之間反覆進行獨立的拾取和轉移。
報告認為，這種設計有三項主要優勢。
🔷首先是提高裝置利用率。由於各工位可以平行處理不同晶粒，裝置能夠根據各道工序的處理時間配置相應數量的工位。
🔷其次是提高擴展靈活性。當某道工序成為產能瓶頸時，可以考慮增加對應工位，而不是直接增加整台鍵合裝置。
🔷最後是支援異構整合。對於不同類型的晶粒，可以通過調整工藝站及處理流程，適應不同的清潔、活化、測量和鍵合要求。
其核心意義在於，ASML試圖通過裝置架構創新，而不僅僅是提高單個鍵合頭的速度，來改善D2W混合鍵合的整體生產效率。
三、奈米級對準精度成為ASML最重要的技術競爭優勢
報告認為，ASML進入混合鍵合市場最大的競爭優勢，是其長期積累的高精度對準與計量能力。
在先進邏輯晶片製造中，隨著互連間距不斷縮小，混合鍵合對晶粒位置控制的要求越來越嚴格。報告指出，台積電的SoIC技術正在推動混合鍵合間距進一步縮小，其鍵合間距可能從約6μm縮小至2029年前後的4.5μm。
這意味著裝置不僅需要精準放置晶粒，還必須控制晶粒形變、晶圓翹曲、熱漂移以及機械運動帶來的位置誤差。
ASML在先進光刻裝置中已經積累了相關技術能力。例如，報告介紹了ASML的ORION晶圓對準感測器，以及其利用光柵標記和光學衍射進行位置測量的技術。通過這些技術，ASML有機會將光刻領域的精密位置測量方法引入混合鍵合工藝。
報告還提到，ASML的NXT:2100i光刻系統已經展示出約0.9nm的機台間套刻能力，並通過計量和校正技術改善鍵合後的對準誤差。但需要注意，光刻裝置的套刻精度並不等於混合鍵合裝置的最終鍵合精度。
混合鍵合還涉及晶粒搬運、釋放、接觸、形變及熱漂移等因素，因此ASML仍然需要證明這些精密控制技術能夠在實際鍵合流程中發揮作用。
報告認為，如果ASML能夠將光刻領域的對準技術成功移植到D2W混合鍵合裝置中，將有機會在先進邏輯晶片應用中形成差異化優勢。
四、顆粒污染控製成為混合鍵合良率的關鍵瓶頸
除了對準精度，報告特別強調了顆粒污染控制的重要性。
在傳統半導體封裝工藝中，微小顆粒可能造成局部缺陷，但在混合鍵合工藝中，即使極小的顆粒也可能導致介電層無法充分接觸，從而形成空洞或開路缺陷。
混合鍵合中的微小顆粒可能在鍵合介面造成遠大於顆粒自身尺寸的缺陷區域。
ASML在EUV光刻系統中積累的污染控制能力，有望成為其開發混合鍵合裝置的重要技術基礎。
ASML長期需要解決奈米級顆粒污染問題，並通過高潔淨度環境、顆粒檢測及精密機械設計降低污染風險。
但混合鍵合與光刻系統的污染來源並不完全相同。在D2W工藝中，晶粒邊緣可能產生碎屑，機械搬運可能引入顆粒，而經過電漿體活化的親水性表面也可能受到污染。因此，ASML必須針對混合鍵合的特殊工藝環境重新設計顆粒管理方案。
報告特別提到，軌道式裝置雖然有助於提高工位利用率，但多個工位之間的顆粒傳播、局部潔淨環境控制以及整個軌道循環的污染管理，也將成為新的工程難題。
這說明混合鍵合裝置的競爭已經不僅僅是對準精度競爭，而是對準、潔淨度、機械運動和工藝整合能力的綜合競爭。
五、ASML仍面臨五大工程難題，裝置商業化並非易事
儘管ASML具備精密製造技術優勢，但報告認為，其混合鍵合裝置距離成熟商業化仍存在明顯挑戰。
其中，前饋計量是一個特別重要的挑戰。
ASML的設計需要在晶粒進入最終鍵合工位之前，提前完成位置測量，並將測量結果傳遞至鍵合控制系統。但晶粒在運輸過程中可能產生微小位移。
報告指出，要實現約50nm的最終放置精度，運輸過程中的位置誤差必須受到嚴格控制。此外，晶粒與晶圓接觸時，鍵合波如何傳播，也會影響最終鍵合質量。
ASML的專利提出了夾持、局部加熱和可調節支撐結構等設計，但這些方案仍需要經過實際工程驗證。
報告認為，ASML擁有解決精密定位問題的技術基礎，但將這些能力整合為一台穩定、高產能、低缺陷率的混合鍵合裝置，仍然是複雜的系統工程。
六、ASML入局可能衝擊Besi市場地位，HBM與先進邏輯成為競爭焦點
報告最後分析了ASML進入混合鍵合市場可能帶來的產業影響。
目前，Besi在D2W混合鍵合裝置領域擁有明顯的先發優勢，並已經與台積電、英特爾等客戶建立合作關係。但報告認為，這種競爭格局可能發生變化。
一方面，ASML與台積電、英特爾擁有長期合作關係，其先進光刻裝置已經深入客戶製造流程。如果ASML能夠將混合鍵合裝置與現有計量、檢測和光刻系統結合，就有機會通過工藝協同提高客戶採用意願。
另一方面，ASML的裝置如果能夠在對準精度和顆粒控制方面形成優勢，將更容易進入要求嚴格的先進邏輯晶片市場。報告認為，先進邏輯晶片可能是ASML率先取得突破的領域，而不是HBM。值得注意的是，報告對HBM混合鍵合的發展速度持相對謹慎的觀點。
雖然行業普遍關注HBM採用D2W混合鍵合技術，但報告認為，由於良率、對準精度和生產效率等問題，HBM大規模採用D2W混合鍵合的時間可能晚於市場預期。
報告預計，ASML的D2W混合鍵合裝置可能在2030年前後進入市場，而Besi則需要面對ASML以及韓國裝置廠商帶來的競爭壓力。
韓國方面，韓華半導體正在開發SHB2 Nano混合鍵合裝置，並與SK海力士開展評估。報告指出，這類新進入者可能通過較低裝置價格對現有市場格局形成衝擊。
未來混合鍵合裝置市場可能從Besi佔據先發優勢的格局，逐步轉向ASML、Besi及韓國裝置廠商共同競爭。
但這些市場進入時間、技術進度和競爭結果均屬於報告的分析預測，並非已經確定的事實。
七、報告最值得關注的五個關鍵資訊
1. 50nm：先進混合鍵合放置精度目標
報告以約50nm的鍵合放置精度要求，說明軌道運輸、前饋計量和精密對準面臨的工程挑戰。
2. 4.5μm：先進邏輯晶片混合鍵合間距
報告提及台積電SoIC混合鍵合間距可能在2029年前後進一步縮小至4.5μm。
3. 2030年：ASML裝置潛在商業化時間
報告認為，ASML的D2W混合鍵合裝置可能在2030年前後進入市場。這一時間節點屬於分析預測，尚未得到ASML官方確認。
4. 70%：Besi邏輯晶片客戶相關裝置佔比
報告估計，邏輯晶片客戶佔Besi混合鍵合客戶約一半，並佔其已安裝裝置約70%。
5. 2029年及以後：HBM D2W混合鍵合採用時間判斷
報告認為，HBM可能要到2029年或更晚才會採用D2W混合鍵合，反映了對相關技術產業化進度相對謹慎的預測。
小編總結
ASML正在嘗試把EUV光刻領域的奈米級對準、精密運動與污染控制能力引入D2W混合鍵合裝置，通過創新的軌道式多工位架構挑戰Besi的領先地位。與傳統混合鍵合裝置相比，軌道式架構通過獨立晶粒載具、多工位平行處理以及前饋計量等技術，有望提高裝置利用率，並增強對複雜異構整合工藝的適應能力。
不過，ASML仍然需要解決晶粒運輸誤差、鍵合接觸控制、晶圓形變、顆粒污染管理以及多工藝模組協同等關鍵工程難題。從產業競爭來看，Besi目前仍擁有D2W混合鍵合裝置的先發優勢，但ASML的潛在進入，以及韓國裝置廠商的技術佈局，可能使未來混合鍵合裝置市場的競爭更加激烈。 (芯聯匯)