熱致翹曲（Thermally induced warpage）是由不同材料在受熱時膨脹速率不一致所導致的，目前在大尺寸晶片和封裝中正變得日益棘手。解決這一難題的方案，或許在於引入一類受熱時反而會收縮的新型材料。

與其完全依賴少數幾種具備收縮特性的天然物質，業界公司正將重點轉向具有晶格結構（lattice structure）的混合材料，這種結構能夠抵禦材料想要膨脹的衝動。將此類材料用於底部充填（underfill）和封裝模塑化合物（molding compound），可以在保持大尺寸封裝剛性的同時，有效遏制翹曲現象。

翹曲現象（尤其是在大尺寸封裝和面板中）的發生，是因為基板、晶片以及周圍的模塑化合物等材料在受熱時的行為存在差異（熱失配）。這是制約封裝基板、轉接板（interposer）和面板不斷擴大尺寸的最大瓶頸之一。結合面積越大，邊緣連接不良或徹底失效的可能性就越高。甚至在鍵合之前，過大的翹曲度就會導致真空吸盤等標準製造裝置的功能失效。

“真空吸盤雖然可以將翹曲拉平，但如果翹曲過於嚴重，你就無法獲得良好的真空度，”Amkor 晶圓服務高級經理 Knowlton Olmstead 表示。

在兩種熱膨脹係數（CTE）不同的材料交界處，某種程度的翹曲幾乎不可避免。舉例來說，對於兩層相連的材料，如果底層材料的 CTE 較高，它就會傾向於以自身速率大幅膨脹；但假設兩層材料粘合良好，上層材料就會限制它的膨脹。這會導致底層材料的邊緣向上捲曲。

理論上，只要存在 CTE 差異，就不可能徹底消除翹曲。問題的關鍵在於：翹曲到什麼程度算“過量”？如果過量了，又能採取什麼對策？

“我們會進行一定程度的前期建模來預測翹曲，然後可以通過拉動一些‘槓桿’（調整參數）來控制它，”Olmstead 補充道。

如果矽是其中一層（通常如此），減薄矽片厚度可以降低翹曲程度。“如果矽片更薄，低 CTE 矽的影響就會降低，”Amkor 芯粒/FCBGA 整合業務副總裁 Mike Kelly 表示，“在亟亟端情況下，你可以把它做得超薄，這樣它就能貼合所粘附的任何物體的形狀。但這又會帶來新問題，因為在應對高功耗場景時，沒人希望使用太薄的矽片。”

翹曲還會影響玻璃等新材料的應用前景。“擬製造的面板尺寸越大，看到的翹曲就越明顯，”Synopsys 首席產品經理 Lang Lin 表示，“如今我們討論的是微米級的翹曲，但如果是玻璃，翹曲可能會達到毫米級。”

目前正在探索的一種方法是找出或設計出在受熱時會收縮的材料，即賦予其負熱膨脹係數（negative CTE）。

“負 CTE 材料可以通過多種方式來抵消膨脹，”Brewer Science 研究科學家兼 IV 組組長 Luke Prenger 表示，“使用方式取決於最初為什麼需要抵消膨脹。對於應力管理和降低翹曲等需求，負 CTE 材料有助於更好地匹配不同材料之間的 CTE。一個典型應用案例是將填充劑加入到聚合物材料中——聚合物的 CTE 通常遠高於無機物，通過加入填充劑來降低聚合物基質的整體 CTE，使其更接近器件中的金屬層和其他元件。降低或調節有機層的 CTE 使其貼近無機層，有助於減少器件中的翹曲和整體應力累積。”

導致翹曲的材料介面之一，是用於填充和底部充填的環氧模塑化合物（EMC）。它填補了封裝內部的所有主要縫隙，因此當溫度變化時，它會影響所接觸的一切結構。改變該化合物的成分可以緩解翹曲——關鍵在於改變 CTE，其中負 CTE 是抵消相鄰正 CTE 的理想選擇。此外，將正 CTE 材料與負 CTE 材料混合，也可以改變組合材料的整體 CTE。

有多種材料可以展現出真正的負熱膨脹（NTE）特性，不過這通常僅發生在特定溫度範圍內，也可能與相變相關。例如，水在 3.98 °C 以上表現正常，低於該溫度則向結冰狀態轉變。眾所周知，冰由於其分子結構的原因密度低於水，因此當水在 3.98 °C 到 0 °C 之間逐步形成這種構型時，它會在最終徹底結冰前發生膨脹。

與展現出真正 NTE 特性的材料不同，另一類物質則是由封裝在晶格中的普通材料組成，由晶格來限制其膨脹。這種晶格的結構對於決定被封存物質的行為至關重要。

“關鍵在於填充劑自身的結構，”三菱化學集團（Mitsubishi Chemical Group）半導體業務全球市場與業務發展高級總監 Sanjiv Bhatt 表示。

固體可以擁有極其多樣化的分子排列方式。聚合物可以是無定形的，而無機材料通常具有某種晶格結構。材料科學家會對不同的結構進行分類，並研究它們的流變特性（即研究它們如何流動）。

他們用“紙牌屋”（house-of-cards）、“剛性棒”（rigid-rod）或“四面體”（tetrahedral）等詞彙來描述晶格結構。這些結構各自表現不同，可以在一個或多個維度上建立剛性。晶格（也稱為基質或網路）內部包含的內容也會影響流動，組合而成的 NTE 材料就反映了這樣一種結構——限制性基質中嵌入了功能材料。

“這更多是網路結構的問題，而不是單純材料本身的問題，”Bhatt 解釋道，“並非所有東西都會形成相同的網路。碳粉會形成絮凝網路（flocculated network）；如果看碳纖維網路，那是一個起增強作用的剛性棒網路。因此，如果你把碳纖維放入基質中，就像把木頭扔進河裡。如果我在水裡放木頭，對水流動能力的影響微乎其微——它會有些許限制，但水依然能在木頭縫隙間穿流。但如果我在水裡放入大量黏土，就會把水弄混濁，並字面意義上限制水的流動，因為你改變了它的黏度。”

這種由基質包裹另一種材料的結構，能夠限制被封存物質膨脹的傾向。受熱時，它甚至可以通過重新定向結構中的分子來實現微幅收縮。在流變學中，膨脹和收縮被當作流體力學行為來研究，因此在受限情況下，流動被重新引導，從而規避了原本可能發生的翹曲。

“很多人談論收縮和膨脹，但對我來說，從流變學角度看，這些都是低剪下速率下的流動行為，”Bhatt 表示，“當你觀察基質中的物質時，加熱時它之所以收縮或膨脹，是因為它必須流動。分子想要鬆弛放鬆，而這種流動會尋找最輕鬆的路徑。現在你融入某種東西把它框住（囚籠化），就改變了這種流動的動力學。”

“在這些[填充]材料中，你擁有一個‘紙牌屋’式的晶格，它不允許自由移動，網路自行排列，使得最終形成的基質呈現出負 CTE，”Bhatt 說，“自組裝（self-assembly）就是化學發揮作用的地方——你必須確保這些物質經過適當的官能化，以便它們能以特定的方式自我排列。”

一種材料試圖膨脹，卻被另一種結構強行限制，這引發了一個疑問：基質是否會因膨脹材料施加的壓力而破裂？答案是肯定的。這被稱為熔化（melting），此時整個構型歸於坍塌。

“如果你有一個基質，你把它熔化，它開始流動，這就好比破裂的類比，”他說，“但到了那個階段，材料已經達到了基質的熱承載極限。”

儘管這種基質改變了被封存材料的流動特性，但它並不會改變該材料的特徵溫度。“增強結構對基質材料的熱轉變行為幾乎沒有影響，”Bhatt 指出，“它絕不會改變玻璃化轉變溫度或熔融轉變溫度。”

這並不是要製造出熱膨脹係數恰好為零（zero-CTE）的材料，其核心思路是調控化合物的 CTE，從而將不同材料之間的差異最小化。

“我們的負 CTE 填充劑會隨著溫度升高而收縮，從而抵消樹脂的自然膨脹，”Bhatt 表示，“通過降低並精確調控模塑化合物的有效 CTE，可以減少晶片、基板和封裝膠之間的熱膨脹失配，有助於將應力和封裝翹曲降至最低。”

NTE材料非常罕見，這是其短板所在。“負 CTE 材料的選擇非常有限，”Prenger 證實道，“β-尤克石（β-eucryptite）正被積極用作某些工具中卡盤和部件的陶瓷材料，而鎢酸鋯（zirconium tungstate）則被用作各種模塑化合物和底部充填材料的加入劑。”

雖然尤克石（意為“隱匿深藏”）可以在自然界中找到（顯然前提是你足夠努力去找），但鎢酸鋯並非天然存在。由於在全部三個維度上都具備 NTE 特性，它是人工合成的 NTE 物質之一。這類材料的設計難度極高。

“除了負 CTE 材料本身的可選項極少外，設計新材料也非常複雜，而且目前僅存在於無機材料領域，”Prenger 解釋道，“對於有機材料，幾乎所有被標註具有負 CTE 的聚合物材料，都僅在單維方向上呈現負值，而非三維方向。這導致有機材料只能侷限於加入無機填充劑這一途徑。”

儘管 NTE 材料作為研究課題已有相當一段時間，但三菱化學集團近期已正式推出了此類商業化材料。這是一種可以與有機環氧樹脂混合的無機材料，用於定製環氧樹脂的 CTE。此外，它還提供與樹脂預混好的成品。

(圖 1：三菱化學的 NTE 材料可混合到用於電子封裝的環氧樹脂中。來源：三菱化學集團)

如果這一方案得到驗證且其他材料公司紛紛跟進，它可能會成為半導體封裝的標準配方。不過要取得商業成功，這些材料必須在寬溫度範圍內保持穩定性能，不僅要覆蓋加工工序，還要能承受更高溫度的製造操作。它們必須能夠輕鬆且均勻地混合到樹脂中，同時絕不能因雜質引發α粒子發射而帶來意外副作用。

如果一切按計畫推進，這或許將成為推動更大尺寸封裝和面板問世的又一堅實步驟。 (半導體芯聞)

當AI晶片從單顆裸片走向2.5D、3D甚至面板級封裝時，一個長期被忽視的物理問題正在浮出水面——翹曲。

封裝越大，翹曲越致命。晶片、基板、環氧塑封料的熱膨脹係數差異巨大，高低溫循環下，封裝體邊緣翹起、焊點開裂、介面分層，良率直線下降。而傳統解決方案——增加二氧化矽填料的填充量——已經撞上了物理極限。

正是在這個背景下，一類“加熱反而收縮”的材料，從實驗室走向了量產線。

翹曲：先進封裝的“隱形殺手”

翹曲的本質，是材料之間熱膨脹係數（CTE）的不匹配。

以矽（CTE約2.6 ppm/°C）和環氧塑封料（CTE通常在8-12 ppm/°C）為例，兩者在升溫時膨脹程度相差數倍。當它們被粘合在一起，低膨脹的一方會“拉住”高膨脹的一方，導致整個封裝體在冷卻後發生彎曲。

這個問題在過去並不致命，因為封裝尺寸小、晶片數量少。但當CoWoS中介層尺寸從1倍光罩擴大到5.5倍甚至40倍，當HBM堆疊從4層走向16層甚至20層，當Chiplet技術讓一顆封裝體內塞進十幾顆不同材質的晶片——翹曲就從“可以容忍的偏差”變成了“決定良率生死的門檻”。

更直觀地說：如果一個封裝體的翹曲量超過了真空吸盤能夠拉平的範圍，那麼在鍵合、貼裝等環節，裝置甚至無法正常吸附晶圓或基板，整個製造流程直接中斷。

負熱膨脹：向物理定律“借力”

傳統思路是往環氧塑封料裡拚命加入低膨脹的二氧化矽填料，把整體的CTE拉下來。但這條路已經走到了盡頭——填充量越高，材料粘度越大、流動性越差、力學性能越脆，同時高導熱填料的加入空間被嚴重擠壓，“低膨脹”和“高散熱”成了一對不可調和的矛盾。

負熱膨脹（NTE）材料提供了一條完全不同的路徑。

這類材料的晶格結構具有一種反常識的特性：在加熱時，晶格中的原子並非向外膨脹，而是通過特定的旋轉或振動模式向內收縮。鋯鎢酸鹽（ZrW₂O₈）是典型代表，其負CTE可達約-8.8 ppm/°C，在極寬的溫度範圍內（0.3K至1050K）都保持這一特性。

將NTE材料作為填料摻入環氧樹脂，相當於在“膨脹的樹脂基體”中嵌入了無數微小的“收縮錨點”。當封裝體升溫時，樹脂試圖膨脹，而NTE填料卻在收縮，兩者相互抵消，整體的淨膨脹量被大幅壓低。

三菱化學的“M-Filleris NTE”：從實驗室到量產線

2026年8月，日本三菱化學宣佈將負熱膨脹填料“M-Filleris™ NTE”正式商業化，這是NTE材料首次以半導體封裝專用產品的身份走向量產。

這款產品的核心突破在於解決了傳統NTE材料的四大工程化難題：

溫度範圍：傳統NTE材料往往只在較窄的溫度區間內表現出負膨脹特性，而M-Filleris NTE在室溫至400°C的寬溫域內均保持穩定的負膨脹性能，覆蓋了半導體封裝從回流焊到可靠性測試的全流程溫度區間。

顆粒形態：傳統NTE材料多為非球形顆粒，流動性差、分散困難。M-Filleris NTE採用球形設計，在環氧樹脂中具有優異的流動性和分散性，這是實現均勻混合、避免局部熱點和CTE波動的關鍵。

比重匹配：傳統NTE材料比重偏高，與矽微粉填料差異較大，容易在混合過程中產生沉降和分層。M-Filleris NTE的比重被調校至與標準二氧化矽填料相當的水平，確保了配方設計的可替換性和工藝相容性。

α粒子控制：通過雜質控制，M-Filleris NTE的α粒子釋放被降至極低水平，降低了軟錯誤（Soft Error）風險——這是先進邏輯晶片和記憶體晶片在長期運行中必須控制的可靠性指標。

三菱化學計畫在2026財年內開始銷售試製品，2027財年下半年啟動量產。除了單體填料，公司還將提供與環氧樹脂預混的母粒（Masterbatch），以縮短客戶的材料設計和驗證周期。

中國方案：西安交大的自主路徑

在國產替代的維度上，西安交通大學胡磊教授團隊走出了一條不同的技術路線。

該團隊以負熱膨脹材料為核心，自主研發了NTE填料體系，並採用多級高導熱填料復配方案——在引入NTE填料降低熱膨脹的同時，通過碳化矽等高導熱填料搭建連續導熱通路，試圖在同一配方中同時解決“低膨脹”和“高散熱”兩大難題。

與國外商用體系相比，這套方案的原料易得、工藝相對簡單，具備規模化量產潛力。團隊還釐清了NTE填料與樹脂異質介面在冷熱循環下的力熱演化規律，建立了適配先進封裝場景的填料篩選與配方設計標準。

從產業鏈安全的角度看，高端封裝填料的供應鏈長期被海外企業主導。負熱膨脹填料作為新一代封裝材料的關鍵品類，國內團隊能否在這一窗口期建立起自主可控的研發和量產體系，將直接影響中國在先進封裝領域的材料話語權。

負熱膨脹材料並非全新發現。鋯鎢酸鹽的負熱膨脹特性早在數十年前就已被學術界確認。但直到2026年，它才真正以半導體封裝材料的身份走向商業化，原因有三：

第一，需求端的臨界點到了。 封裝尺寸和整合密度的增長曲線，終於把翹曲問題推到了非解決不可的程度。矽微粉填充量逼近極限，傳統路徑的邊際收益急劇衰減，行業被迫尋找替代方案。

第二，工程化難題被逐一攻克。 從顆粒形態到溫度範圍，從比重匹配到純度控制，三菱化學等企業用了數年時間把NTE材料從“實驗室可行”打磨到“產線可用”。

第三，AI算力的成本壓力正在向材料端傳導。 當一顆AI晶片的封裝成本佔到總成本的相當比例，當翹曲導致的良率損失以數億美元計，材料層面的每一點改進都具有可量化的經濟價值。

翹曲問題是先進封裝走向更大尺寸、更高密度過程中無法繞過的物理約束。負熱膨脹材料提供了一條從材料本征特性入手的解決路徑——不是對抗物理定律，而是利用晶格結構中那些“反常識”的收縮機制，在膨脹與收縮之間找到平衡點。

三菱化學的M-Filleris NTE標誌著NTE材料從實驗室走向量產，西安交大的自主方案則為國產替代提供了技術儲備。但這還只是開始。更大的封裝、更多的堆疊層數、更薄的晶片厚度——每一個趨勢都在放大翹曲的挑戰，也在放大NTE材料的價值空間。

當晶片製造的精度已經逼近原子尺度，封裝材料的每一個熱膨脹係數的小數點後變化，都可能決定一顆晶片是順利出廠，還是變成廢品。負膨脹材料的故事，才剛剛翻開第一頁。 (觀芯IC)

透過左移重新思考傳統的工作流程可以幫助解決工藝和熱變化引起的持續性問題。

即使對於習慣於處理功率和性能權衡的設計人員來說，3D-IC 也是一個挑戰，但由於人工智慧的計算需求和數字邏輯的不斷縮小，它們被認為是尖端設計不可避免的遷移路徑。

人們普遍認為3D-IC是繼續突破平面SoC 極限的途徑，也是將更多在不同工藝節點開發的異構裝置新增到同一封裝的方法。但無論是平面SoC 還是晶片元件，物理定律都是無法踰越的，工程師能使用的技巧非常有限，否則就會碰壁。

先進節點中較細的導線會增加電阻，從而增加熱量。而較大的結構（如3D-IC）則會擴大熱梯度範圍。而此類結構中散熱的方式有限，使情況更加惡化。負面影響包括電遷移等細微影響以及晶片起火等突發狀況。此外，隨著製造工藝節點下降到個位數納米範圍，進而下降到埃範圍，控制或考慮變化變得更加困難，這可能會導致噪音增加和可靠性下降等嚴重問題。所有這些都要求設計人員在最佳性能規格和不配合的物理現實之間找到越來越脆弱的平衡。

3D-IC 的複雜性增加了曾經理論上存在的熱問題的風險，例如自發DRAM 刷新和可能導致裝置關閉的熱失控。在光子學應用中，熱量可以透過改變光的波長來干擾通訊。

圖1：晶片和封裝元件的溫度分佈。來源：Ansys。

Ansys首席產品經理Lang Lin 表示：“熱量也會導致時序問題。高溫會導致線路延遲過高，從而降低電路速度。我們從代工廠那裡聽說，熱是世界的中心。”

熱量和工藝變化可能是獨立的問題，也可能是彼此問題的乘數。無論如何，它們可能會級聯，需要有遠見才能解決。西門子EDA公司Calibre 設計解決方案物理驗證產品管理高級總監Michael White 表示：「這些問題可能有點正交。解決熱量問題必須在更宏觀的層面上進行。如果我遇到熱量問題，最簡單的第一步就是更改平面圖。最壞的情況下，如果我開始沒有選擇，我必須更改封裝。如果我可以左移，我就能儘早弄清楚這些問題。

目前，3D-IC 面臨的最大挑戰是熱致翹曲。翹曲已從偶然問題變為持續問題，因為高度堆積的異質材料組態會導致溫度升高，並且需要複雜的熱係數建模以避免產量損失。此外，基板更薄，這降低了基板將熱量傳遞輸出裝置的能力。

「大約一年前，沒人談論熱致翹曲和應力分析，」 Cadence產品管理總監Melika Roshandell 說道。 「由於3D-IC，這方面的問題開始出現。設計對熱的影響越來越大，尺寸也越來越小、越來越薄，這對翹曲產生了很大的影響。會議上的熱門話題是熱，但現在是熱致翹曲。

Lin 表示，中介層尺寸的增大也加劇了這個問題。 「如今的3D IC 中介層已經變得更大，可能從2,000 到5,000 平方毫米不等。因此，翹曲變得如此之大，以至於無法再忽略。之前翹曲大約為5nm 左右，但對於大型中介層來說，翹曲甚至可能更高。

機械應力是先進設計的另一個不可避免的結果，它增加了3D-IC 多物理場的擔憂。西門子EDA 公司Calibre nmDRC 應用產品管理總監John Ferguson 表示：「機械應力問題與熱問題密切相關。隨著溫度升高，導線會變形，從而改變機械應力。具體來說，主要擔心的似乎在於凸塊。我們是否獲得了良好的黏著性和凸塊清晰度，從而能夠正確且充分地形成歐姆接觸？ ，那麼你必須保證兩面都是平面的，否則就有出現氣隙或其他形式間隙的風險。

新增TSV也成為一個問題。 「你要挖出大洞，然後用其他材料填充它們，」Ferguson 解釋道。 「如何在不引起某種形式的翹曲的情況下做到這一點並不容易。這一切都取決於你在開始時如何控制晶片工藝，以確保它們儘可能平坦。下一步是小心堆疊東西的方式。 ，以及製造、化學機械拋光工藝，以及它們的調整程度。有些情況下，一個晶片會故意懸在另一個晶片之上。

情況已經變得如此糟糕，以至於影響到了基本優先事項。 Cadence 的Roshandell 表示：「SoC 設計師只關心三件事——功率、性能和面積——但熱問題正在成為第四個問題。過去所有的PPA 都在向PPA-T 轉變。」「你的效能越來越高。 ，你還必須關心訊號完整性、電源完整性、翹曲和其他熱問題是全域問題的事情。 PCB，然後說，「我的封裝沒問題，所以我不用擔心其他事情。 「你在進行熱分析時必須考慮整個設計。這就是為什麼任何工程師都必須著眼於整個問題，然後進行熱分析。為此，尤其是在3D-IC 中，您需要工具具有很大的容量，以便能夠在不進行簡化的情況下讀取整個設計。性問題，您需要一個能夠在設計的最早階段進行分析的工具。

如果熱分析不夠早，可能會出現問題。許多裝置使用PVT 感測器來檢測過熱，然後根據需要採用熱節流。西門子的懷特說：“晶片上分散的熱感測器可以監測局部溫度。如果頂部局部溫度過高，它們就有能力減慢局部時鐘。”

然而，這種解決方案是以犧牲性能為代價的，這使得裝置缺乏競爭力。 「[熱節流] 並不能解決問題，」Ansys 半導體部門產品行銷總監Marc Swinnen 說。 「它檢測到問題，然後付出代價來修復它。名義上無法達到額定性能，因為晶片會不斷升溫並自我節流，所以成本非常高，而且它表明我們未能預測到這個問題。它出現了，現在我們付出代價來降低功耗，但這不是你想要的。

EDA 專家繼續強調，預測並減少問題的答案是左移。儘早理解和修復潛在問題要好得多。

「以前，設計師設計IC，一切完成後，再傳送給分析工程師。但現在這種方式已經行不通了，尤其是在3D-IC 領域，」Roshandell 說。 「你必須從第一天就開始進行設計和分析，這樣如果你需要更改設計中的任何內容，就可以立即解決。我們之前的一些權宜之計，例如增加風扇和散熱器，現在都行不通了，因為熱傳遞速度太快，等到你到達散熱器或液體冷卻時，你已經處於熱失控狀態。就可以找到解決方案。

不應低估改變傳統工作流程的挑戰。鑑於人性，改變往往很難。設計師和公司可能沒有意識到改變長期存在的工作流程的成本和時間優勢。可能需要進行一些艱難的經濟分析才能說服懷疑論者，儘管向左轉變最初會帶來破壞性影響，但從長遠來看將更具成本效益。

「左移就是為了讓設計師更有效率，」懷特說。 「我們說服人們採用這種做法的方法是向他們展示，雖然今天做某事需要幾個小時，但只需幾分鐘就可以完成。而且在幾分鐘內完成之後，它會比使用傳統方法乾淨得多。

左移可以幫助建立更穩健、更可靠的設計，但使用正確的工具，它還可以透過減少迭代次數來幫助整個設計過程加快速度。 「如果你儘早開始進行熱可行性分析，它會讓你知道你的佈局問題會在那裡，」懷特說。 「所以你甚至可以在正確佈局之前更改你的佈局。如果你在最終封裝之前不考慮熱問題，並且你已經完成了每個IC 的物理佈局，那就太晚了。”

熱量和變化引起的問題不再只是短期問題。可靠性現在是多個市場的主要問題，晶片用於關鍵應用，並且預計使用壽命更長。提高可靠性的最佳選擇是提前規劃，並儘可能建立冗餘和彈性。

「許多可靠性只是基本的統計資料，」 Synopsys EDA 集團傑出架構師Rob Aitken 在接受採訪時表示。 「假設某個特定事件有發生的可能性。當我們進入較低的節點時，裝置會更多，這意味著發生某事的機率會更高。如果你有一個有500 億個電晶體的晶片，那麼就有50 個地方可能發生十億分之一的事件。

依賴TSV 來幫助進行熱管理也可能會增加可靠性問題。 「矽片中最大的可靠性故障點之一是通孔，」Swinnen 說。 “這些傳統上都是故障點。”

簡而言之，曾經可以被忽視的問題現在已成為突出的問題，而提高認識是預防的最佳手段之一。

嘗試解決熱問題最終可能會推動行業向左轉變並重新思考活動孤島。

Ansys 首席產品經理Suhail Saif 表示：「當我們拜訪客戶時，我們最終會與許多各自為政的不同團隊進行交談。我們建議他們，為了更有效率、更早、以最低成本成功簽發晶片，他們需要合作。從他們的角度來看，這很難做到，但這些先進的效果讓他們比以前更加努力。會對另一方產生連鎖反應，反之亦然。 。

最終，這些問題的答案最有可能來自人類的合作，以及材料科學或物理學。 Cadence 的Roshandell 指出：「從晶片設計師一直到最終產品，孤島正在發生重大變化。」「人們使用相同的資料庫進行分析，而晶片設計師提供資料庫。我們看到行業發生了很大變化，人們在同一個資料庫中一起工作。 （半導體產業觀察）

彙整鉅亨號中所有使用「翹曲」關鍵字，所發布的內容 (依照時間排序，最新在前，舊的在後)`

先進封裝的大敵：翹曲

晶片翹曲問題，有解了

3D晶片的挑戰