分享佳能於2026年發表的技術演示，介紹了佳能的奈米壓印光刻（NIL）和噴墨自適應平坦化（IAP）技術，重點闡述了這兩種技術在計量、缺陷控制和工藝性能方面面臨的獨特挑戰與解決方案，內容涵蓋了從NIL基本原理、掩範本製造與檢測，到IAP技術的工藝優勢與性能資料。

報告指出，NIL技術因其1x掩範本特性，在計量和缺陷控制方面面臨獨特挑戰，但通過專用的檢測工具和工藝最佳化，已逐步滿足量產要求。同時，IAP作為一種與光刻技術無關的平坦化方案，在局部和大範圍平坦化、間隙填充及缺陷控制方面展現出巨大潛力，是先進製程中一項極具前景的新技術。

奈米壓印光刻（NIL）基礎與應用

本章介紹了NIL技術的基本原理及其廣闊的應用前景。

基本原理： 佳能NIL工藝使用透明掩範本和噴射式抗蝕劑，在室溫低壓下將圖案壓印到晶圓上，然後通過紫外光固化。該方法有利於套刻精度最佳化和殘餘層厚度均勻性控制。

應用空間： NIL技術因其圖案靈活性和成本結構，可應用於從VR/AR金屬透鏡（Metalens）、量子計算到3D NAND、DRAM、邏輯晶片（CPU/GPU）等廣泛領域。

性能展示： 展示了FPA-1200 NZ2C裝置在5nm節點的性能，其套刻精度（m+3σ）在最佳晶圓上可達X方向2.20nm，Y方向2.10nm。

本章深入探討了NIL技術對計量學的特殊要求，核心在於其“1x”掩範本。

1x掩範本挑戰： 與傳統的4x縮小投影光刻不同，NIL的掩範本是1:1圖案，所有關鍵尺寸（CD）、線寬粗糙度（LWR）和圖像 placement（IP）的測量都必須在1x尺度上進行，這對計量精度提出了更高要求。

掩範本製造： 主掩範本（Master Mask）通過電子束寫入、顯影、刻蝕等標準流程製造。報告顯示，主掩範本的CD均勻性（CDU）可控制在0.44nm（3σ）以內，圖像 placement（IP）精度可達0.91nm（3σ）。

掩範本複製： 由於壓印過程會損傷掩範本，需要複製掩範本（Replica Mask）。佳能的FPA-1100NR2複製工具可實現每小時4片的產能，複製掩範本的CDU為0.8nm（3σ），IP精度為1.0nm（3σ）。

檢測： 電子束檢測解析度高但速度太慢；光學檢測速度快但解析度不足。NuFlare開發的NX-8000專用檢測工具在SIRIUS模式下可實現15nm的缺陷靈敏度。

修復： 使用Zeiss（原Nawotec）的電子束修復系統，可進行減材（刻蝕）和增材（沉積）修復。

本章分析了NIL工藝中的兩類主要缺陷。

隨機缺陷（Random Defects）： 主要來源是填充不全（non-fill）和特徵坍塌（feature collapse）。資料顯示，其缺陷密度已能滿足3D NAND量產水平。

重複缺陷（Repeater Defects）： 主要由顆粒引起。目標是每2500片晶圓產生一個缺陷，該目標已在多個機台上實現。掩範本壽命可達80個批次（Lot）。

本章介紹了與NIL技術同源的IAP技術，用於解決晶圓表面的形貌問題。

技術原理： IAP使用噴墨技術在整片晶圓上噴射可固化材料，再用玻璃壓板壓平並紫外固化，從而實現全晶圓範圍的平坦化。

技術優勢： 相比傳統的步進重複式NIL，IAP具有更高的吞吐量，避免了場拼接（field stitching）問題，並能將重複缺陷的影響降至最低（每個缺陷僅在晶圓上出現一次）。

資料收集不易，用於學習交流。需要報告原件的朋友，或有其他資源or翻譯需求，歡迎私信溝通！

除公眾號發佈的資料外，我們的知識星球——“銳芯星”還有更豐富和富有價值的資源，包括：

業界知名機構的技術和市場分析報告

行業龍頭企業的自家技術和產品介紹

科研院所和高校研究成果和講義教材

金融機構對半導體各領域的分析預測 (銳芯聞)

2023 年 10 月，佳能發佈了一台很不像光刻機的光刻機。它沒有 EUV 那套錫滴、雷射、真空腔和蔡司反射鏡，也不靠鏡頭把電路圖案縮小投到晶圓上。它的辦法更直接，把刻好電路圖案的石英模具壓到晶圓表面的樹脂上，再用紫外光固化，揭開模具，圖案就留在了晶圓上。

這台機器叫 FPA-1200NZ2C，佳能把它歸入奈米壓印光刻。嚴格說，它沒有擺脫所有光，因為樹脂固化還要用紫外光；它擺脫的是傳統投影曝光裡的光源、透鏡和縮小成像。EUV 要先造出 13.5 奈米極紫外光，再用一組反射鏡把圖案轉移過去。奈米壓印繞開了這條路，模具上是什麼尺寸，晶圓上就儘量複製什麼尺寸，中間少了一套昂貴的光學系統。

佳能官方說，FPA-1200NZ2C 可以形成最小 14 奈米線寬圖案，相當於現有 5 奈米節點邏輯晶片製造所需水平。如果繼續改進掩模，未來有望做到 10 奈米線寬，對應 2 奈米節點。DNP 也說，在佳能、Kioxia 和 DNP 的合作開發中，奈米壓印可把曝光環節功耗降到傳統方法約十分之一。對於一台 EUV 機器動輒上億美元、整套工藝耗電驚人的行業來說，這個路線當然有吸引力。

但“能壓出 14 奈米圖案”和“已經大規模製造 5 奈米邏輯晶片”，中間隔著一座生成製造的晶圓廠。佳能 2025 年報的表述：奈米壓印裝置已經向客戶出貨，客戶現場用於量產的評估驗證進展順利。Integrated Report 2025 里還寫到，裝置正在 Kioxia 做量產驗證，也就是佳能的機器已經進了真實客戶場景，尤其是儲存晶片方向。

NIL 最適合先打儲存。3D NAND 的圖案更規則，重複結構多，局部缺陷還有冗餘設計可以兜住。邏輯晶片更麻煩，CPU 和 GPU 的版圖複雜得多，每一層都要和前後幾十層對準，任何顆粒、變形、殘膠、模具磨損，都可能把良率往下拖。Semiconductor Engineering 採訪中，Canon Nanotechnologies 高管說他們在閉環系統已做到 1.8 奈米套刻，混合套刻做到 2.3 奈米，並滿足 3D NAND 需求。這個成績很硬，也說明戰場先從儲存開始。

奈米壓印的難處來自它的優點。模具直接接觸樹脂，所以圖案可以很細，裝置也可以更簡單；接觸本身又帶來顆粒和損傷，晶圓上只要有一粒髒東西，就可能污染模具，下一片晶圓繼續複製這個問題。光刻是隔空投影，髒了也難辦，但奈米壓印是把模具貼上去，缺陷控制要更狠，模具壽命要更長，清潔和檢測要變成生產線的一部分。

我把它看成 ASML 壟斷之外的一條側路，而非馬上替代 EUV 的正面決戰。ASML 的優勢在先進邏輯關鍵層，那裡客戶已經圍繞 EUV 建起工藝、材料、掩模、檢測和良率體系。佳能的機會在另一邊，儲存、部分重複圖案、先進封裝、光學元件，以及那些對成本和功耗特別敏感、對工藝遷移又願意付出時間的場景。它可能先省掉若干層昂貴曝光，再慢慢往更難的層推進。

這條路走了二十多年。佳能從 2004 年開始做 NIL，2014 年收購美國 Molecular Imprints，把技術收入自己體系，2023 年才正式推出半導體量產導向裝置。晶片行業喜歡談最先進節點，但真正能改變成本曲線的技術，往往先在不那麼耀眼的環節站穩腳跟。

奈米壓印的故事還沒有贏，卻已經證明一件事，製造晶片的未來並不只有更短的光。 (小馬如是觀)

彙整鉅亨號中所有使用「納米壓印光刻」關鍵字，所發布的內容 (依照時間排序，最新在前，舊的在後)`

佳能奈米壓印光刻（NIL）+噴墨自適應平坦化（IAP）技術詳解，用於先進製程計量和缺陷控制

做晶片，不用光刻機，用"蓋章"，而且已經在量產了