HBM的迭代,已經從單純的記憶體密度問題演變為系統性難題。
DRAM正承受巨大壓力,其連鎖反應正在波及整個晶片行業。大型系統廠商要求記憶體的資料讀寫速度進一步提升,三大DRAM廠商 —— 美光、三星、SK海力士,正面臨越來越複雜的權衡取捨。目前最有效的方案,就是在HBM模組(記憶體立方體)內堆疊更多晶片層。但每增加一層,都會帶來全新難題,部分問題至今尚未解決。
受HBM封裝高度上限約束,堆疊更多晶片層,就必須減薄堆疊內的記憶體裸片。但DRAM裸片減薄已經逼近物理極限,有時甚至會直接發生破損。在製造與封裝環節,薄裸片的處理難度大幅上升。堆疊層數越高,功率密度越大,熱量在整個模組內部的傳導路徑也會變長。薄裸片還更容易發生翹曲,造成晶圓處理、凸點對位、裸片鍵合的難度提升。
與此同時,AI資料中心的資料量爆發式增長,行業對頻寬的需求持續高漲,進一步放大上述難題。矽通孔(TSV)是3D‑IC模組的主要資料通路,也是實現HBM超寬平行介面的核心。TSV數量越多,頻寬越高,這是提升HBM模組性能的基礎。但TSV會佔用裸片面積,壓縮每一層可用於記憶體資料的空間。HBM模組沿Z軸垂直方向不斷增高,會加大封裝難度,也不利於堆疊底部邏輯裸片產生的熱量向外散出。