太長不看 1.SemiAnalysis 7月29日研究稱，Ultra主流SKU採用HBM4 8-Hi、192GB、約21TB/s和1,800W Max-Q，峰值理論FLOPs與Rubin相同，主要升級轉向576-GPU scale-up域；輝達目前只確認現款Rubin的288GB HBM4、12-Hi和22TB/s，以及Ultra NVL576的8×72-GPU拓撲，尚未確認Ultra的上述規格。 2.容量衝擊有2條基準：相對現款Rubin的288GB，192GB下降33.3%，GPU數量增加50%可避險；相對此前2-die Ultra HBM4E 12-Hi的384GB，下降50%，GPU數量需要翻倍才可避險。最早4-die、1,024GB方案同時改變裸片數、功耗與系統定義，81.25%的機械容量差不能直接等同於行業需求下修。 3.按每GPU 192GB和官方576-GPU域估算，NVL576含110.592TB HBM，是Rubin NVL72的5.33倍。更大的擴展域無法證明實際出貨量，卻說明需求正在從“單GPU高容量”轉向“更多低功耗GPU”；相對384GB舊Ultra方案，系統或GPU數量必須增加100%才能維持同等位需求。

2026年5月29日，三星電子從首爾發出消息：業界首款12層堆疊HBM4E樣片，開始向全球主要客戶出貨。 三個月前，也就是2026年2月初，三星才宣佈HBM4首批次產。現在下一代樣片已經送到客戶手裡。 三星官方的說法是，HBM4E穩定引腳速度做到14Gbps，極限可拉到16Gbps。單堆疊記憶體頻寬3.6TB/s，容量48GB，比前代多出大約30%。 1c工藝遇上4nm基板，堆出48GB

三星電子公司周五表示，已開始出貨其最新高頻寬記憶體（HBM）晶片——12層HBM4E的樣品，這標誌著全球首款下一代人工智慧（AI）記憶體產品出貨。 就在三個月前，三星於 2 月份成為首家開始大規模生產和出貨第六代 HBM4 晶片的公司，此舉凸顯了該公司為鞏固其在快速增長的 AI 記憶體市場的領先地位所做的努力。 據該公司稱，HBM4E 通過最佳化的晶片設計和製造工藝，實現了業界領先的性能。 該晶片支援每引腳每秒高達 16 吉位元的資料傳輸速度，比之前的 HBM4 系列快 20% 以上。

隨著SK海力士正式披露HBM4E核心晶片將全面匯入1c納米製程，AI儲存領域的技術競賽正進入關鍵轉折點。目前該工藝良率已達80%，標誌著其在大規模商用化路徑上取得了實質性突破。本文解讀了海力士這一戰略佈局背後的技術邏輯、2027年量產的時間表，以及從上游EUV裝置到下游AI算力基礎設施的產業鏈傳導效應。研究認為，1c製程與混合鍵合技術的協同，將成為未來定義高性能儲存系統整合效率的新標準。（圖片來源：海力士）行業觀察：1c納米製程的成熟與HBM4E的量產前瞻在人工智慧算力需求持續攀升的背景下，HBM已成為半導體行業關注的焦點。近期，儲存器巨頭SK海力士宣佈，其下一代HBM產品——HBM4E的核心晶片將全面匯入1c納米製程，即第六代10納米級DRAM技術。這一舉措不僅彰顯了海力士在先進製程上的決心，更重要的是，公司透露其1c納米工藝的良率已達到80%，量產能力趨於成熟。根據海力士的規劃，HBM4E樣品預計在2026年下半年向客戶提供，並以2027年實現大規模量產為目標。這標誌著HBM技術路線圖上的一個重要里程碑，預示著AI儲存市場即將迎來新一輪的技術革新與競爭態勢調整。（圖片來源AI生成，僅供參考)技術驅動：性能極限的追求與市場競爭的策略選擇SK海力士在HBM4E上選擇1c納米製程，是多重因素驅動下的結果：首先，對性能極限的持續突破是核心動因隨著GPU等AI加速晶片算力的飛速提升，對儲存頻寬和能效的要求也日益嚴苛。傳統的1b納米工藝在物理層面已逐漸觸及瓶頸。1c納米製程通過更精細的電晶體結構和更先進的光刻技術，能夠在單位面積內整合更多儲存單元，從而顯著提升資料傳輸速率並降低功耗。例如，基於1c工藝的LPDDR6產品，其資料處理速度相比前代提升了33%，能效也提高了20%以上。這種製程優勢對於HBM4E而言，意味著更高的頻寬和更低的運行溫度，這對於滿足未來AI模型對海量資料處理的需求至關重要。其次，市場競爭的策略考量亦是關鍵在HBM領域，三星電子在HBM4階段已率先採用1c納米製程。為保持在HBM市場的領先地位，SK海力士必須在HBM4E這一代產品上迎頭趕上，通過1c納米工藝的成熟量產來鞏固其技術競爭力。此次公佈的80%良率，不僅展示了海力士在解決EUV層數增加所帶來的工藝複雜性方面的進展，也為2027年HBM4E的大規模供應提供了信心。產業鏈影響：從裝置材料到終端應用的全面聯動海力士HBM4E匯入1c納米製程，其影響將貫穿整個半導體產業鏈，形成深遠的傳導效應：趨勢展望：2027年恐成AI儲存的效率元年綜合海力士的技術路線與市場動態，未來幾年HBM市場可能呈現以下趨勢：2026年是技術驗證與生態磨合期隨著GPU等AI加速晶片算力的飛速提升，對儲存頻寬和能效的要求也日益嚴苛。傳統的1b納米工藝在物理層面已逐漸觸及瓶頸。1c納米製程通過更精細的電晶體結構和更先進的光刻技術，能夠在單位面積內整合更多儲存單元，從而顯著提升資料傳輸速率並降低功耗。例如，基於1c工藝的LPDDR6產品，其資料處理速度相比前代提升了33%，能效也提高了20%以上。這種製程優勢對於HBM4E而言，意味著更高的頻寬和更低的運行溫度，這對於滿足未來AI模型對海量資料處理的需求至關重要。2027年為規模量產與技術普及期隨著HBM4E的正式量產，1c納米製程有望成為高性能DRAM的主流工藝。同時，混合鍵合技術在HBM中的應用將逐步成熟，成為區分HBM產品性能和成本競爭力的關鍵技術之一。長期趨勢應該是從堆疊密度到系統級整合效率未來的HBM發展將不再僅僅是單純追求更高的堆疊層數或更寬的位寬，而是更加注重製程工藝（如1c及後續節點）、先進封裝技術（如混合鍵合、3D堆疊）與邏輯晶片（Base Die）之間的協同最佳化。通過提升整體系統整合效率，實現更低延遲、更高能效的AI儲存解決方案，這將是AI時代儲存技術演進的核心方向。海力士HBM4E的1c納米製程計畫，不僅是其自身技術實力的體現，更是AI儲存行業向更高性能、更低功耗邁進的一個縮影。2027年的量產目標，將是AI儲存領域的一個重要分水嶺，屆時，誰能更好地平衡技術創新、良率控制與成本效益，誰就能在激烈的AI競爭中佔據更有利的位置。 (GMIF創新觀察)

全球高階記憶體晶片產業格局正經歷重要變革。據悉，美光科技決定將下一代HBM4e記憶體的生產交由晶圓代工龍頭台積電負責，這一合作標誌著HBM記憶體技術競爭已進入以先進封裝技術為核心的新階段。高頻寬記憶體（HBM）作為人工智慧加速器和高階GPU的關鍵元件，其技術演進直接關係到算力提升。此次合作的重點在於台積電獨有的CoWoS（晶圓基底晶片）封裝技術，該技術能夠實現儲存晶片與邏輯晶片的高密度三維整合，大幅提升資料傳輸速率和能效比。業界分析指出，隨著HBM技術迭代，傳統儲存廠商在2.5D/3D封裝領域的短板逐漸顯現，而晶圓代工廠在異質整合方面的優勢日益凸顯。技術細節顯示，HBM4e預計將採用12層堆疊結構，頻寬可達2TB/s以上，對互連技術和熱管理提出極高要求。台積電憑藉在矽通孔（TSV）和微凸塊（micro-bump）等關鍵製程上的積累，能夠滿足HBM4e對互聯密度和訊號完整性的嚴苛標準。這項合作也反映出半導體產業技術融合加速，儲存與邏輯晶片的協同設計變得愈發重要。市場觀察家指出，此舉可能重塑HBM產業鏈分工模式。先前三星、SK海力士等儲存原廠採用垂直整合模式，而美光此次選擇代工合作，預示著專業分工模式可能在高階儲存領域擴大。對於AI晶片廠商而言，HBM4e與計算晶片的協同最佳化將成提升系統性能的關鍵，台積電憑藉其全流程製造能力有望獲得更多訂單。產業預測顯示，2026年HBM市場規模可望突破300億美元，其中HBM4e將佔據高端市場主要份額。目前各大廠商正積極佈局更先進的Hybrid Bonding混合鍵結技術，為後續HBM5標準做準備。這項技術競賽不僅關乎企業市場地位，更將影響全球AI算力基礎設施的演進路徑。隨著人工智慧應用對記憶體頻寬要求不斷提升，HBM技術已成為半導體創新的前沿陣地。美光與台積電的合作模式若成功，或將為產業鏈協作提供新範式，推動整個產業加速技術創新步伐。 （晶片產業）