#GaN
《台亞攜手台灣伊藤忠推供應鏈合作 強化化合物半導體與智慧醫療布局》台亞半導體(TW 2340)12日與台灣伊藤忠(ITOCHU Taiwan)就「半導體供應鏈與資源共享合作」簽署合作意向書,未來雙方將聯手於「化合物半導體SiC/GaN」與「非侵入式血糖監測技術」兩大領域展開深度合作。本次結盟整合台亞的研發製造優勢與伊藤忠集團強大的全球通路與商社資源,預期將加速技術商業化並強化國際市場布局。值得一提的是,伊藤忠作為日本五大商社之一,近年也獲得全球資本市場高度關注,包括投資大師沃倫·巴菲特(Warren Buffett)旗下波克夏·海瑟威(Berkshire Hathaway)多次增持其股份,更凸顯伊藤忠在全球供應鏈中的長期價值與成長潛力,而本次合作中,台亞將透過旗下子公司積亞半導體負責提供 SiC(碳化矽)晶片,而冠亞半導體則提供GaN(氮化鎵)晶片,促使本次結盟更具國際戰略意義。簽約儀式現場,由伊藤忠(東亞區)總裁-三村 剛、台灣伊藤忠董事長兼總經理-桐山 寛史、機械事業部(東亞區)總經理-佐佐木 將博,及台亞半導體董事長-李國光、副董事長-戴圳家、總經理-蔡育軒等雙方經營高層代表出席。依照合作內容,台亞與伊藤忠集團將成立聯合工作小組,並共同爭取台日雙方政府或產業計畫支持,預計優先於日本市場進行小規模示範專案,後續再擴大至亞洲及其他國際市場。受惠於新能源車、工業設備以及通訊基礎設施的持續成長,化合物半導體需求快速提升,同時全球對非侵入式血糖監測技術的醫療需求也逐年增加。台亞與伊藤忠透過本次合作,將共同推動關鍵技術落地,並強化兩國在材料、半導體與智慧醫療領域的合作能量。伊藤忠(東亞區)總裁三村 剛表示,本次合作代表伊藤忠集團對化合物半導體及智慧醫療領域的高度重視,期待與台亞攜手推動技術應用加速成長。台亞董事長李國光指出,本次與伊藤忠集團合作主要是雙方看好化合物半導體未來的應用發展,以及非侵入式血糖監測市場,建立彼此緊密的合作關係,加速技術的商業化,在功率元件領域,台亞將透過旗下子公司積亞半導體提供SiC(碳化矽)晶片,而冠亞半導體提供GaN(氮化鎵)晶片,並負責產品的相關研發、設計與技術支援。伊藤忠集團則將運用其全球客戶網絡,協助推廣應用於新能源車、工業設備及通訊基站等高成長利基市場,共同提升供應鏈穩定性並降低生產成本與風險。而在非侵入血糖監測合作方面,則是透過台亞最新的HUSD (Hybrid Ultra Sensing Device)光學感測技術,搭配伊藤忠集團所屬醫療領域相關部門,協助在日本與亞洲醫療機構導入及推廣,並協助完成法規審查與臨床試驗規劃,推動產品邁向醫療級監測市場,並運用至全球供應鏈與客戶網絡。台亞半導體副董事長暨日亞化學專務取締役戴圳家表示,此次跨界合作展現台亞深耕感測技術 40 年的成果,也是落實「感測半導體 × 智慧醫療」願景的關鍵一步。來將持續與合作夥伴緊密協作,從材料到終端應用提升供應鏈效率,並共同打造具全球競爭力的產品與服務。
MIT新突破:低於400°C實現氮化鎵與22nm矽深度融合,性能與能效雙升級
近年來,5G/6G通訊、資料中心及量子應用需求增長,傳統矽工藝在高頻高效上遇瓶頸。氮化鎵(GaN)因寬頻隙、高遷移率備受關注,但高成本和整合難題限制應用。MIT團隊提出新工藝:在GaN晶圓批次製備微型電晶體,精準切割成約240×410微米晶粒,再通過低於400°C的銅-銅鍵合,將晶粒粘接到標準矽CMOS晶片。該方法成本低、相容主流流程,兼具GaN性能與先進矽工藝優勢,可提升頻寬和能效並降低溫度。以功率放大器為示範,晶片面積不足0.5平方毫米,增益和效率超傳統矽方案,有望提升手機通話質量、無線頻寬和續航。同時相容現有製造流程,不僅可最佳化當前電子裝置,也為未來低溫量子異質整合奠定基礎。研究人員開發出了一種全新的晶片製造工藝,能夠以低成本、可擴展的方式,將高性能氮化鎵(GaN)電晶體整合到標準的矽基CMOS晶片上|圖源:研究團隊提供麻省理工學院研究生、該方法論文第一作者Pradyot Yadav表示:“如果我們能夠降低成本、提高可擴展性,同時增強電子器件性能,那麼採用這項技術顯而易見。我們結合了矽技術的優勢與氮化鎵電子學的最佳性能。這些混合晶片可徹底變革眾多商業市場。”Pradyot Yadav 是麻省理工學院電子工程與電腦科學系的博士研究生,研究聚焦於異質整合、三維晶片結構以及射頻與功率電子等前沿方向。作為本研究的第一作者,他主導開發了一種創新工藝,通過低溫銅-銅鍵合方式,將微型氮化鎵電晶體高效整合到矽晶片上,是這一整合平台的核心奠基者。論文合作者包括MIT研究生Jinchen Wang、Patrick Darmawi-Iskandar;MIT博士後John Niroula;高級作者、微系統技術實驗室(MTL)訪問科學家Ulrich L. Rohde;EECS(電氣工程與電腦科學系)副教授、MTL成員Han Ruonan;Clarence J. LeBel電子工程與電腦科學教授、MTL主任Tomás Palacios;以及佐治亞理工學院和美國空軍研究實驗室的合作者。該研究成果最近在IEEE射頻積體電路研討會上進行了展示。Han Ruonan是MIT電氣工程與電腦科學系副教授、微系統技術實驗室(MTL)核心成員,長期專注於高速無線通訊、毫米波/太赫茲積體電路和異質整合系統等領域研究。作為本研究的高級作者之一,他為整體架構設計和理論創新提供了關鍵指導,是推動該技術邁向實際應用的重要學術力量。電晶體替換:整合思路概述氮化鎵是世界上第二大使用最廣泛的半導體,僅次於矽。其獨特特性使其在照明、雷達系統和功率電子等應用中表現優越。氮化鎵材料已有數十年歷史。若要發揮其最大性能,需要將氮化鎵晶片與數字矽晶片(即CMOS晶片)互聯。目前部分整合方法是通過銲接將氮化鎵電晶體粘接到CMOS晶片上,但這限制了氮化鎵電晶體的最小尺寸。而電晶體越小,其可工作的頻率越高。也有方法將整片氮化鎵晶圓疊加到矽晶圓上,但這會消耗大量氮化鎵材料,成本極高,且實際上只需在極少數微小電晶體部分使用氮化鎵,剩餘大部分材料浪費嚴重。Yadav解釋:“我們希望在不犧牲成本或頻寬的前提下,將氮化鎵功能與矽數字晶片性能結合起來。我們的做法是在矽晶片上方直接加入超微小的離散氮化鎵電晶體。”新晶片實現依賴多步驟工藝:首先,在整片氮化鎵晶圓表面製作密集排列的微小電晶體。利用精細雷射技術,將每個電晶體切割至僅包含電晶體自身尺寸,即約240×410微米,形成所謂“晶粒”(dielet)。(1微米等於一百萬分之一米。)每個電晶體表面製備微小銅柱,用於與標準矽CMOS晶片表面的銅柱直接銲接。銅-銅鍵合溫度低於400°C,足以避免損傷兩種材料。金屬成本高且需要更高溫度及更大壓力;此外,金可能污染多數半導體代工廠裝置,需在專用設施中操作。Yadav指出:“我們需要低成本、低溫、低壓力工藝,銅在這些方面均優於金,同時導電性能更好。”專用工具:實現奈米級對準與鍵合為支援該整合流程,團隊開發了一種專用工具,可在奈米級精度下,將極微小的氮化鎵晶粒與矽晶片精確對準並鍵合。該工具通過真空吸持晶粒,在矽晶片表面移動、定位,並借助先進顯微技術監控銅柱介面。當晶粒精確就位後,施加熱和壓力,使氮化鎵電晶體牢固粘接到矽晶片上。Yadav回憶:“在每一步,我都需要找到相應技術的合作者,向他們學習,然後將技術整合到我的平台中。花了兩年時間不斷學習和打磨。”示範:高性能功率放大器完善工藝後,研究團隊利用該方法製作了功率放大器——一種提高無線訊號強度的射頻電路。實驗裝置在頻寬和增益上均超越傳統矽電晶體器件。每個緊湊晶片面積不足0.5平方毫米。此外,所用矽晶片基於Intel 16工藝節點、22奈米FinFET技術,具有先進的金屬互連和被動元件選項,能夠整合諸如中和電容等常見矽電路元件。這顯著提高了放大器增益,更接近下一代無線技術的需求。IBM研究科學家Atom Watanabe(未參與本研究)評論:“為應對摩爾定律在電晶體縮放上的放緩,異質整合已成為實現系統持續擴展、縮小體積、提升功效並最佳化成本的有前景方案。尤其在無線技術領域,將化合物半導體與矽基晶圓緊密整合,對於建構從天線到人工智慧平台的前端積體電路、基帶處理器、加速器和儲存器的統一系統至關重要。這項工作通過展示多片氮化鎵晶片與矽CMOS的三維整合,在當前技術能力之上邁出重要一步。”前景與支援該研究部分由美國國防部通過國防科學與工程研究生獎學金計畫(NDSEG Fellowship Program)及JUMP 2.0項目下的CHIMES中心資助,後者隸屬半導體研究公司(SRC)與國防部及國防高級研究計畫局(DARPA)合作。製造工作在MIT.Nano、美國空軍研究實驗室和佐治亞理工學院設施中完成。由於該整合工藝相容現有流程,不僅可提升當前電子產品性能,還可為未來新興技術奠定基礎。例如,在許多量子計算方案所需的低溫環境下,氮化鎵優於矽,若能通過此方法將氮化鎵器件與數字處理單元結合,或將加速量子應用的發展。這項技術將氮化鎵和矽兩大半導體各自優勢巧妙結合,既克服了GaN高成本與專用工藝限制,又利用成熟CMOS平台,實現性能與規模的平衡。隨著標準化流程的落地推廣,未來我們有望在手機、基站、資料中心甚至量子計算系統中見到更高速、更節能、更緊湊的器件設計。 (MITCEO)
半導體產業,未來十年路線圖
半導體產業的發展離不開產業的共識,而產業的共識往往體現在產業所公認的路線圖裡面。在上世紀末,美國的半導體工業協會SIA聯合歐洲和亞洲的半導體產業,開始發布大名鼎鼎的國際半導體技術路線圖(ITRS)。ITRS主要的貢獻是透過協調全球的半導體產業,發布了在21世紀初十多年中的晶片技術路線圖,包括特徵尺寸,功率密度,邏輯閘密度等等。到了2015年,隨著傳統基於2D CMOS特徵尺寸縮小的摩爾定律的發展到了尾聲,ITRS也不再更新,因此2015年版本就是ITRS的最後一個版本。在當時,作為ITRS的領導方之一,SIA發表聲明將會在未來適當的時候發布新的半導體路線圖。而在上週,SIA和SRC聯合發布了微電子和高級封裝路線圖,作為ITRS的後繼者。 MAPT路線圖主要針對未來十年左右(2023-2035)的時間範圍,首先分析了時間範圍內對於晶片行業的應用需求,包括主要驅動應用、能效比需求以及安全需求,並且根據這些需求,分別分析了半導體各細分產業(數位處理、進階封裝和異構繼承、類比和混合訊號半導體、矽光技術和MEMS、半導體製程、設計建模和測試標準、半導體材料以及供應鏈)需要對應的技術進步來滿足這些需求。 半導體晶片產業的驅動應用 首先,MAPT路線圖分析了未來十年內預期對於半導體產業最重要的驅動應用,其中最重要的包括: