🔷深度解析ABF如何支撐AI晶片、Chiplet與先進封裝持續升級
🔷揭秘味之素從全球封裝材料龍頭邁向下一代AI材料平台的發展戰略

最近幾年，只要聊到AI晶片，大家首先想到的往往是輝達GPU、HBM、高頻寬互連，或者台積電CoWoS先進封裝。但當我深入研究AI伺服器產業鏈後，卻發現真正決定高端封裝性能的一項關鍵材料，竟然來自一家很多人意想不到的企業——

沒錯，就是大家熟悉的那家食品公司。但實際上，它早已憑藉一款名為ABF（Ajinomoto Build-up Film）的封裝基板絕緣材料，牢牢佔據全球高端封裝市場95%以上的份額，幾乎成為CPU、GPU、AI ASIC等高性能晶片不可或缺的核心材料。隨著AI算力持續爆發、先進封裝不斷升級，ABF的重要性也正被越來越多的人重新認識。

最近，我認真研讀了味之素這份戰略報告。這份報告不僅首次系統梳理了ABF的發展歷程和技術演進，更透露了味之素未來幾年的核心佈局：從持續升級ABF技術、擴建全球產能，到佈局Co-Packaged Optics（CPO）和下一代先進封裝材料，全面押注AI時代的新機遇。

今天，我就帶大家一起拆解這份報告，看看這家“食品巨頭”是如何憑藉一張薄薄的ABF材料，成為全球先進封裝產業鏈中最難以替代的關鍵玩家。

一、這份材料真正想說明什麼？

這份報告的核心不是介紹ABF材料本身，而是闡述味之素如何借助AI算力爆發和先進封裝升級，將ABF從一家擁有95%以上市場份額的明星產品，升級為覆蓋下一代封裝材料的平台型業務。通過技術迭代、客戶協同開發、全球擴產以及佈局CPO等未來方向，公司計畫持續鞏固行業領導地位，並在2030年前實現電子材料業務的新一輪高速增長。

二、AI浪潮讓ABF迎來歷史級增長機會

報告首先強調的不是味之素，而是整個半導體產業。

它認為，AI成為未來十年半導體最大的增長動力；AI正從Training（訓練）進入Inference（推理）時代；GPU之外，CPU、ASIC需求同步增長；每顆AI晶片都需要更大的封裝基板（Package Substrate）。

因此帶來兩個變化：Package Substrate數量增加 + 單塊基板價值提升。

而ABF正是這些高端封裝基板中最關鍵的絕緣介質之一，因此AI算力越增長，ABF需求越大。報告引用WSTS預測，邏輯晶片市場將在2026、2027年繼續保持高速增長，AI成為主要驅動力。

三、ABF是味之素真正的核心競爭力

報告不斷強調：ABF並不是普通樹脂材料，而是高端封裝不可替代的基礎材料。

其作用包括，作為封裝基板層間絕緣材料；配合銅線路形成多層Build-up結構；

應用於CPU、GPU、ASIC、AI伺服器、HPC、網路裝置等高性能邏輯晶片。

更重要的是，ABF自推出以來一直保持95%以上市場份額。

報告認為，目前沒有真正能夠替代ABF的成熟方案，這也是味之素最大的護城河。

四、味之素最大的優勢不是材料，而是"共同開發"

報告反覆強調一個詞：Co-Creation（共同開發）

味之素不是研發完材料再賣給客戶。而是，客戶開始開發晶片的時候，味之素就已經參與進去。共同完成性能設計、成本設計、工藝適配、後續量產

因此ABF幾乎都是 Customer Specific（客戶定製化），每一家封裝廠都有自己的ABF配方，這也是競爭對手難進入的重要原因。

報告認為，真正的競爭壁壘不是配方，而是客戶聯合開發體系+開發速度+長期信任。

五、AI正在讓每塊封裝基板使用更多ABF

這是報告非常重要的一條邏輯。

未來：13層甚至更多、更大的封裝尺寸、3D封裝、Chiplet

報告展示了封裝基板的發展趨勢：

1999→約3層→2023 9層→2026 11層→2030以後 13層以上

與此同時，封裝面積也從幾十毫米擴大到100~120 mm以上。意味著，每塊Package消耗ABF越來越多。因此，即使AI伺服器數量不增加，單顆AI晶片也會帶來ABF用量持續增長。

六、AI伺服器成為ABF需求最大的來源

AI伺服器內部包括：GPU、CPU、ASIC，每顆晶片都採用大型、高層數封裝基板。

Compute Unit →多個Compute Unit組成 AI Server →大量AI Server組成超大規模資料中心

因此，AI資料中心實際上會放大ABF需求。報告認為，AI伺服器正在成為ABF最大的增長引擎。

味之素認為：ABF不是固定產品，而是隨著先進封裝一起升級。

後來：更高耐熱、更低粗糙度、更細線路

現在：重點提升High Speed、Low Loss、High Reliability

未來：重點支援大尺寸Package、更多層數、高Bandwidth、Large I/O、Co-Packaged Optics（CPO）

因此，ABF技術路線本身就是先進封裝路線的一部分。

八、利潤增長來自高附加值產品，而不僅僅是銷量

報告指出，近年來，新一代ABF產品佔比不斷提升，因此利潤率明顯提高。

資料顯示：FY2018利潤率約30%、FY2025利潤率超過50%

未來，還將繼續推出更高價值的新產品，進一步提升盈利能力。

為了迎接2030年AI需求，味之素已經佈局：

已完成 川崎研發中心、群馬新工廠（2025投產）

目標包括：提高ABF供應能力；建立第三生產基地；提升BCP（業務連續性）；通過DX實現更高生產效率。

報告還提出，2023—2030年將持續投入資金擴大ABF產能，以匹配AI帶來的需求增長。

報告最後提出，味之素未來並不會停留在ABF。

它準備把材料能力擴展到：RCC（Resin Coated Copper）、Adhesive（粘接材料）、Molding Compound（封裝模塑材料）、Magnetic Materials（磁性材料）

目標是：從單一ABF供應商升級為先進封裝材料平台公司。

AI伺服器正在重構全球封裝產業，而ABF成為先進封裝不可替代的核心材料，味之素希望依靠ABF+下一代封裝材料繼續壟斷高端載板材料市場。     (芯聯匯)

玻璃基板崛起：TGV終結CoWoS時代

2026年，AI算力軍備競賽進入白熱化階段。輝達B200 GPU的熱設計功耗（TDP）已突破700W，下一代產品預計超過1000W；GoogleTPU v5p、微軟定製AI晶片相繼上量，算力需求以每18個月翻倍的速度持續攀升。

在這場算力競賽的背後，一個鮮少被公眾關注的核心戰場正悄然決定著勝負走向——半導體封裝。晶片封裝不再只是一個"裝盒子"的步驟，它正在成為整個系統性能的瓶頸，乃至決定AI晶片能否量產交付的關鍵因素。

CoWoS（Chip on Wafer on Substrate）曾是台積電的核心封裝殺手鐧，支撐了輝達A100、H100、H200系列的大規模量產。然而，隨著AI晶片die面積持續增大，CoWoS正在以肉眼可見的速度逼近其物理與成本的雙重極限。

與此同時，一項脫胎於顯示面板工業、在實驗室蟄伏十餘年的技術，正在以驚人的速度走向量產——TGV（Through Glass Via，玻璃通孔）技術與玻璃基板。輝達已將其寫入路線圖；台積電為此專門建立全新產線；供應鏈各環節企業爭相卡位。

核心結論：CoWoS正在被CoPoS取代，有機載板正在被玻璃基板侵蝕。TGV玻璃基板不是一個迭代選項，而是下一個時代的封裝平台。

CoWoS依賴12英吋（300mm）圓形晶圓作為中介層的製造基底。12英吋晶圓的幾何面積為：

扣除邊緣損耗區（edge exclusion，約15mm寬度環形區域）和晶片間切割道（約0.2mm），實際可用面積約為65,000 mm²，面積利用率約為92%。

問題在於，AI晶片的die面積正在以"面積翻倍"的方式增長：

NVIDIA A100：826 mm²，單晶圓封裝約 78顆（考慮鍵合對準等損耗，實際約58顆）

NVIDIA H100：814 mm²（SXM版），受限於HBM記憶體排布，有效封裝約 29顆/晶圓

NVIDIA B200：單晶片面積約 814 mm²（B100），與HBM3e一起封裝後佔用空間約 1100 mm²，每片晶圓實際產出約 16顆

下一代（預計2026-2027）：die面積預計突破 1500 mm²，每片晶圓產出將低於 10顆

這意味著，隨著AI晶片規格的每一代演進，CoWoS方案的"每批產出"都在快速遞減。同樣產能的生產線，可交付的AI晶片數量正在以幾何級數下降。

▌ 圖1：CoWoS vs CoPoS 封裝產能對比

CoWoS的成本構成複雜，從上游到下游每一環節都在累積成本壓力：

矽中介層製造：CoWoS-S方案使用矽中介層，需經歷完整的前道光刻、刻蝕、TSV銅填充流程，單件製造成本超過 $2,000；且隨die面積增大，成本線性攀升

產能壟斷溢價：CoWoS工藝為台積電獨家掌握，2023-2024年產能嚴重供不應求，輝達封裝溢價超過40%。即使台積電持續擴產，單條產線建設周期仍需12-18個月

供應鏈集中風險：高度依賴台積電單一供應商，帶來地緣政治風險與議價能力缺失的雙重隱患

佔比飆升：AI晶片封裝成本佔總成本比例，已從2020年的約5%上升至2025年的15-22%，部分旗艦產品甚至超過25%

矽中介層的最細線寬受限於EUV光刻工藝，CoWoS-S方案可實現約0.4-1μm線寬，而有機中介層（CoWoS-L）線寬約2-5μm，布線層數最多12層。

更根本的問題是矽的材料特性：矽的相對介電常數εr≈11.7。高εr意味著：

訊號傳播速度減慢（v = c/√εr，矽中為光速的29%）

特性阻抗控制困難，串擾（Crosstalk）風險上升

高頻插入損耗增大，在224G PAM4乃至448G訊號頻點下性能劣化明顯

隨著AI晶片片間互連速度從112G向224G、448G演進，矽中介層的高頻電氣性能正在成為系統級的瓶頸環節。

小結：CoWoS面臨的三重困境——面積/產能限制、成本失控、高頻性能瓶頸——並非可以通過工藝最佳化解決的局部問題，而是方案層面的結構性限制。這意味著，行業需要的不是CoWoS的升級，而是CoWoS的替代。

2.1 從晶圓到面板：幾何優勢的量化

CoPoS（Chip on Panel on Substrate，面板級晶片封裝）的核心創新在於：將封裝底盤從12英吋圓形晶圓換成更大的方形面板，並以玻璃替代矽作為中介層材料。

這種"化圓為方"的設計理念，同樣借鑑了平板顯示行業處理大尺寸玻璃面板的成熟經驗——面板廠商早在20年前就攻克了600mm×700mm乃至更大玻璃的加工難題，這些工藝能力直接被遷移應用於TGV玻璃基板的CoPoS封裝。

CoPoS封裝流程的核心步驟如下：

玻璃基板TGV製造：雷射鑽孔+銅電鍍填充，形成垂直導電通路，線寬/間距可達2μm以下

KGD預測試：AI die、HBM等各晶片在整合前單獨完成電氣測試（Known Good Die），不良品提前剔除，大幅提升封裝綜合良品率

晶片倒裝鍵合（FC Bonding）：AI die與HBM通過Cu-Cu混合鍵合或微凸塊（Micro-bump）鍵合至玻璃面板

RDL再布線層：在玻璃面板上製作多層超細線寬RDL（線寬/間距≤2μm），實現晶片間高密度橫向互連

封裝基板組裝與BGA植球：整體貼裝至有機封裝基板，完成BGA焊球植球和最終測試

台積電已將CoPoS列為後CoWoS時代的封裝戰略核心，投資規模之大前所未有：

2026年：嘉義AP6廠建立CoPoS實驗產線，完成核心工藝模組驗證，重點攻克2μm以下RDL在600mm玻璃面板上的良品率問題

2027年：完成主要工藝體系開發，向輝達、AMD等大客戶提供工程樣品，啟動客戶端認證流程（認證周期約12-18個月）

2028-2029年：嘉義AP7廠正式量產，輝達下一代旗艦AI加速器預計率先採用CoPoS封裝方案

2030年+：CoPoS逐步成為>1000W TDP級AI晶片的主流封裝平台，單條產線裝置投資約新台幣100-150億元

TGV工藝原理：精密製造的技術邊界

3.1 雷射誘導深蝕刻（LIDE）——制孔工藝的核心

TGV的製造核心是LIDE（Laser Induced Deep Etching，雷射誘導深蝕刻）技術，這是一種精密的兩步法微加工工藝：

第一步——超短脈衝雷射損傷：
     採用皮秒（ps）級超短脈衝雷射（波長通常為1064nm或355nm），將光束聚焦於玻璃內部特定深度。在焦點處產生的光場密度超過10¹⁴ W/cm²，引發玻璃材料的多光子吸收（Multi-photon Absorption）和電漿體爆炸（Plasma Explosion），在玻璃內部形成沿雷射傳播方向的連續改性損傷軌跡（Denatured Zone）。改性區域的化學活性比周圍未損傷玻璃高出約100倍。

第二步——氫氟酸（HF）各向異性蝕刻：
     將雷射改性後的玻璃板浸入HF酸（或KOH鹼性蝕刻液）中。蝕刻液沿改性損傷軌跡以遠高於周圍玻璃的速度進行各向異性（Anisotropic）蝕刻，形成高深寬比的圓柱形通孔。由於未損傷區域蝕刻速率極低（蝕刻選擇比可達100:1以上），通孔側壁光滑、垂直度好（柱形度>98%）。

通過調控雷射功率、脈衝間隔和蝕刻時間，LIDE工藝可精確控制以下參數：

3.2 銅電鍍填充工藝——導電通路的形成

雷射蝕刻形成通孔後，需通過銅電鍍將空孔填充為導電柱，這是TGV工藝中技術難度最高的環節：

① 種子層沉積（Seed Layer Deposition）
   採用物理氣相沉積（PVD）在孔內側沉積雙層金屬膜：黏附層Ti（厚度約50nm）+ 導電種子層Cu（約200-300nm）。PVD的階梯覆蓋率（Step Coverage）是關鍵指標，需確保高深寬比孔底部的種子層連續性。

② 自底向上銅電鍍（Bottom-Up Copper Filling）
   這是TGV銅填充的核心難點。傳統等向電鍍會在孔口處優先沉積，導致孔口封口（Pinch-off）形成內部空洞（Void）。TGV工藝採用脈衝周期反向（PPR，Pulse Periodic Reverse）電流電鍍工藝，配合精確配比的三組分加入劑（抑製劑Suppressor + 加速劑Accelerator + 整平劑Leveler），使銅優先在孔底部高速沉積，向孔口方向逐層填充。

銅柱空洞率：<0.1%（X-ray CT檢驗）

銅柱填充均勻性：>99%（跨面板均勻性）

銅柱單孔電阻：約 0.5-3 mΩ（取決於孔徑和深度）

銅擴散控制：需沉積TaN/Ta擴散阻擋層，防止銅離子向玻璃擴散導致絕緣性下降

▌ 圖2：TGV vs TSV 技術性能對比（以TSV為基準=1.0）

3.4 玻璃材料的高頻電氣性能優勢

TGV性能優勢的物理根源在於玻璃的材料特性，最關鍵的是低相對介電常數（εr）：

關鍵結論：玻璃的εr約為矽的1/3至1/2，使得在相同物理尺寸的傳輸線結構中，TGV互連在高頻（>10GHz）下的插入損耗比TSV低40%，這對AI晶片HBM介面（HBM3e速度為9.6 Gbps/pin）和片間SerDes（112G/224G PAM4）的訊號完整性至關重要。

此外，玻璃沒有自由移動的載流子（不同於摻雜矽），不會產生額外的襯底感應損耗（Substrate-Induced Loss），訊號隔離性更優，特別適合射頻（RF）和毫米波（mmWave）應用場景。

取代有機載板——體量更大的結構性市場

4.1 ABF有機載板的三大結構性痛點

ABF（Ajinomoto Build-up Film，味之素累積薄膜）有機載板是當前FC-BGA封裝的主流基板材料，全球年市場規模約100億美元。然而，其物理特性在面向下一代AI封裝時暴露出無法迴避的結構性缺陷：

ABF有機載板向玻璃基板的替代是一個漸進但不可逆的過程，預計分三個階段推進：

第一階段（2026-2028）：高端AI GPU/TPU封裝基板率先匯入，市佔率<5%，但拉動的是最高價值量細分市場

第二階段（2029-2032）：HPC伺服器、CPO（Co-Packaged Optics光電共封裝）、5G毫米波模組跟進，市佔率達10-20%

第三階段（2033+）：消費級高端電子滲透，市佔率突破30%，屆時ABF載板在高端市場將基本邊緣化

玻璃基材：旭硝子（AGC）、康寧（Corning）、日本電氣硝子（NEG）是全球三大主要供應商。國內沃格光電深耕超薄玻璃多年，已完成向輝達送樣，是國產化突破的核心標的。

雷射鑽孔裝置：LIDE工藝對雷射裝置的精度要求極高，核心裝置供應商包括德國3D-Micromac（LIDE工藝發明者）、日本LPKF Laser Electronics。國產雷射裝置廠商目前仍處於追趕階段，是供應鏈的關鍵國產化缺口。

台積電CoPoS產線是全球最領先的面板級封裝工藝平台，同時日月光（ASE）、安靠（Amkor）、長電科技等主要OSAT廠商也在積極佈局面板級封裝能力。韓國三星和SK海力士也在玻璃基板封裝方向有大額投入，市場格局尚未固化。

黃仁勳站在台上，展示輝達最新的AI晶片。

台下一片沸騰。所有人都在盯著那塊晶片——它有多少電晶體，跑多快，能訓練多大的模型。

就在那塊晶片的下面，有一層薄薄的材料，正在悄悄接近它的物理極限。

晶片越做越大，它承受的壓力越來越高。高溫、翹曲、熱膨脹——它快撐不住了。

而當它撐不住的那一天，再強的晶片，也沒有用。

為瞭解決這個問題，行業被迫轉向三類全新材料。這些材料有個共同特點：太硬、太脆、太難加工，傳統工具根本碰不了。

全世界的目光，因此落在了一個冷門到離譜的行業身上。

AI正在一夜之間，帶火一個隱秘而暴利的全新剛需行業。

01. 晶片越來越大，封裝先撐不住了

輝達GP100時代：5顆整合晶片，4顆HBM記憶體，記憶體容量16GB。

到了GB100：10顆整合晶片，8顆HBM記憶體，記憶體容量192GB。

再到最新的Rubin Ultra：4顆超大GPU裸片，8顆最新HBM4e記憶體，記憶體容量直接衝到1TB。

晶片越做越大，封裝面積持續膨脹。

台積電CoWoS-L的封裝尺寸，已經從3.3倍光罩面積擴展到了5.5倍。下一步，要推到9.5倍甚至14倍。

光罩，是晶片製造裡刻圖案的那塊“印章”。封裝尺寸超過光罩，就意味著你要把好幾塊晶片拼在一起，塞進一個封裝裡。

你原本住60平米的公寓，現在要塞進200平米的東西。房子沒變大，家具翻了四倍。

台積電的主流封裝路線，分S、R、L三類。

CoWoS-R用有機中介層，大尺寸下翹曲控制不住，高溫一來有機材料就變形了。

CoWoS-S用純矽中介層，性能最好，但成本最高，而且受光罩尺寸限制，做不大。

CoWoS-L是當前大尺寸封裝的主力，但也在逼近物理極限——單顆AI晶片功耗已經突破1700W，傳統有機載板的熱膨脹係數跟矽晶片不匹配，高溫下翹曲加劇，焊點開裂。

你把樓層越蓋越高，地基卻是軟的。

更要命的是，連“地基的原材料”都快斷貨了。

日本日東紡有一種特種低介電玻璃布，叫T-Glass，佔全球90%的產能。年產能1000萬米，但全球需求已經到了1850萬米——缺口整整50%。

不是想不想升級的問題，是舊路線連供給都撐不住了。

一條叫CoPoS——把封裝載體從圓形矽晶圓換成方形玻璃面板。面積利用率從65%飆升到95%，單面板產能翻4倍。

台積電董事長魏哲家在2026年6月的股東會上親自確認：CoPoS試產線已建成，2028年嘉義廠量產。

另一條叫CoWoP——去掉ABF封裝基板，矽中介層直接鍵合到高密度PCB上，封裝成本降低30%-50%。目前仍在驗證階段。

無論走那條路，算力的重心都在向全新的物理材料轉移。

02. 三類新材料，個個“硬到碰不得”

先進封裝的新路線，引入了三類關鍵材料。

它們不是互相替代，而是各自守住一條防線。

玻璃基板的表面平整度，小於1奈米——比有機基板光滑5000倍。

訊號損耗比有機低10倍，訊號速率提升3.5倍。

你訓練AI模型，動輒幾千塊GPU平行工作。每一點訊號損耗，都會被放大成巨大的效率損失。玻璃基板，就是讓訊號跑得更快、跑得更準。

但玻璃基板有一個最難的工序——

要在上面打出幾萬到上百萬個極細的垂直通孔，學名叫TGV（玻璃通孔），讓訊號從這一層穿到那一層。

每一個孔都必須完美。一個微裂紋，整板報廢。

莫氏硬度超過7級。跟紅寶石差不多。

這是M9級PCB引入的新原料——高純石英玻纖Q-glass的硬度。

你拿鑽頭去鑽寶石試試？傳統機械鑽針的壽命，驟降至普通材料的1/5。

為什麼要引入這麼難加工的東西？因為當資料傳輸速度衝到1.6Tbps以上，傳統PCB材料扛不住了——損耗太大，訊號到不了。

傳統有機材料導熱係數：1W/mK。

下一代AI超算功耗動輒上千瓦，金屬基板就是給它“滅火”的。但莫氏硬度同樣7到9，一樣碰不得。

你看，三類材料，三條防線，一個共同的問題——

03. 那把“唯一的手術刀”傳統工具，全部失效

M9級PCB上鑽孔——成本翻五倍，精度失控。

那換雷射呢？普通雷射是熱加工——高能雷射打上去，周圍材料被高溫燒蝕。對玻璃，微裂紋嚴重。對M9，樹脂碳化、銅層短路。對金屬，熱影響區導致結構劣化。

不是超快雷射“更好”。是沒有它，根本做不了。

超快雷射的核心原理，一句話說透——

不是功率更大，而是時間極短。

皮秒，是一兆分之一秒。飛秒，是一千兆分之一秒。

脈衝短到什麼程度？材料還沒來得及把熱量往外擴散，雷射已經把目標部位去掉了。周圍什麼事沒有。

傳統雷射，是拿錘子修手錶——力大了表碎，力小了沒反應。

超快雷射，是拿手術刀做微創——切口極小，周圍組織完好無損。

這就是“冷加工”。不產生熱損傷的手術刀。

還記得02章節裡那個玻璃通孔嗎？確保玻璃不產生熱應力裂紋。深徑比要求50：1甚至100：1。

什麼概念？相當於在一棟樓的厚度上打一個硬幣大小的孔，而且孔壁必須垂直光滑。

晶片封裝面積，決定了AI算力的天花板。

台積電目前的CoWoS封裝，矽中介層面積最多做到9.5倍光罩。但輝達、Google、AMD需要更大，2028-2029年要14倍光罩。

矽片已經撐不住了。台積電的答案是一個新名字：CoPoS。

不是繼續用矽，而是把中介層從圓形矽片換成方形玻璃基板。

封裝面積從5.5倍光罩一路拉到14倍。從矽到玻璃，AI晶片的"地基"正在換材料。

你以為這只是封裝技術的迭代？

錯了。這是整個AI晶片產業鏈的底層架構升級。

一塊玻璃，決定了下一代AI晶片能做多大、跑多快、功耗多低。

完整報告共17頁已分享更新星球，感興趣及瞭解更多行業研究分析；掃碼加入行業交流群。

矽中介層有兩個硬傷：面積受限、訊號損耗高。

CoWoS的矽中介層受光罩拼接限制，面積很難做大。當晶片需要整合更多HBM和邏輯die時，矽中介層就成了瓶頸。

TGV（玻璃通孔）深寬比可達50:1，而矽的TSV只有10:1。

這意味著玻璃基板上能做出更細更密的通孔，互聯密度高出數倍。

訊號傳輸上，玻璃的介電損耗遠低於矽，高頻訊號傳輸更完整。

CTE（熱膨脹係數）與矽基本匹配，受熱不易翹曲。

更大、更快、更穩，玻璃不是矽的平替，是升維。

再看一個關鍵指標：TGV通孔密度。TSV的深寬比只有10:1，而TGV能做到50:1。通孔更細更密，互聯性能空間更大。

玻璃基板的TGV通孔密度高出矽中介層數倍，這意味著同樣的晶片面積上可以承載更多I/O連接。不是多一點點，是指數級的差異。

玻璃材料做中介層/載板的核心優勢，更大尺寸、低訊號損耗以及CTE匹配

台積電的路線圖：2026中試線，2028量產

台積電4月22日在聖何塞論壇正式披露了CoPoS路線圖。

2026年6月，台南嘉義的首條CoPoS試點產線將建成。2028年，大規模量產啟動。

這不是紙上談兵。蘋果內部已經開始測試三星提供的玻璃基板用於AI封裝。三星電機已正式向蘋果交付玻璃基板樣品。

全球最大消費電子公司和最大儲存器公司，都已經入場。