AsSK Hynix Inc's (NASDAQ:SKHY) blockbuster U.S. debut draws fresh attention to South Korean equities,Siebert Financial Corp.(NASDAQ:SIEB) CEOJohn J. Gebbiabelieves American investors are only scratching the surface. 隨著SK Hynix Inc（納斯達克：SKHY）在美國市場的亮眼 debut 引發了對韓國股市的新一輪關注，Siebert Financial Corp.（納斯達克：SIEB）首席執行長John J. Gebbia認為，美國投資者目前只是觸及了表面。 While AI memory has become the face of Korea's stock market for many U.S. investors, Gebbia says the next wave of opportunity could stretch across industries ranging from defense and batteries to digital platforms and power infrastructure as cross-border investing becomes easier. 儘管人工智慧記憶體器已成為許多美國投資者眼中韓國股市的代表，但Gebbia表示，隨著跨境投資變得更加便利，下一波機遇可能橫跨多個行業，包括國防、電池、數字平台和電力基礎設施。

野村首次覆蓋CXMT，比國內賣方最樂觀的（國投超樂觀 4.25 兆）還高 83%，原因是全球記憶體供給可能持續偏緊，長鑫的市場份額有望繼續抬升。 野村發完海外平台的價格漲了... 目前對應接近3兆市值... 野村和市場定價不同的原因：

近日，記憶體晶片行業迎來重要動態，SK海力士正積極推進一項面向端側人工智慧（AI）領域的新型記憶體技術——3D堆疊DRAM，並已啟動相關工程師的招聘工作，同時與美國客戶攜手開展晶片方案的聯合設計。 3D堆疊DRAM技術的核心創新在於，它將DRAM直接堆疊在邏輯晶片之上。相較於傳統的PoP封裝方式，這種設計能夠大幅縮短晶片之間的連接距離，增加資料傳輸通道的數量。由此帶來的直接效果是頻寬顯著提升、延遲大幅降低，同時還能最佳化功耗表現並提高空間利用率，為端側AI裝置提供更高效的記憶體解決方案。 從SK海力士發佈的招聘資訊中可以發現，該公司目前正在美國聖何塞招募3D堆疊DRAM-on-Logic設計工程師。這些工程師的主要職責是與美國客戶緊密合作，主導相關邏輯晶片的聯合設計工作，以確保新型記憶體技術能夠更好地滿足客戶需求。 業內人士分析指出，SK海力士的這一舉措表明，其已不再侷限於前期的技術儲備階段，而是開始為技術的實際落地應用提前佈局。端側AI裝置對記憶體性能提出了更為嚴苛的要求，隨著生成式AI逐步滲透到智慧型手機、可穿戴裝置、機器人等終端裝置中，本地運行AI模型需要更高頻寬、更低功耗以及更緊湊的晶片方案，傳統的封裝方式已經難以滿足這些日益增長的需求。

AI晶片的記憶體成本，可能即將迎來一次斷崖式下降。7月13日，JEDEC固態技術協會正式發佈了SPHBM4標準（編號JESD330-4），其中SP代表Standard Package（標準封裝）。這項標準的核心目標非常明確：在不犧牲頻寬性能的前提下，讓高頻寬記憶體擺脫對昂貴矽中介層和先進封裝產能的依賴，直接安裝在成本低廉的標準有機基板上。簡單來說，就是用更便宜的封裝方案，跑出和HBM4一樣的頻寬。 要理解SPHBM4的意義，先得看看當前HBM4面臨的困境。HBM4作為AI加速器的標配記憶體，採用2048位超寬介面，單引腳傳輸速率約11Gbps，總頻寬可達2TB/s以上。但如此寬的介面意味著必須使用矽中介層（Silicon Interposer）來實現晶片間的高密度互連，而矽中介層高度依賴台積電CoWoS等先進封裝工藝。在高端AI加速器中，HBM佔用的矽中介層面積可能接近一半，這不僅推高了封裝成本，更成為制約AI晶片產能的瓶頸。目前CoWoS產能持續緊張，排隊等產能已成為行業常態。 SPHBM4的解決方案可以概括為三個關鍵詞：減引腳、提速率、換基板。首先是減引腳——SPHBM4將資料訊號引腳從HBM4的2048個大幅削減至512個，僅為原來的四分之一。其次是提速率——為了彌補引腳數銳減帶來的頻寬損失，SPHBM4採用4:1序列化技術，將每個引腳的訊號傳輸速率提升至約44Gbps，是HBM4的四倍。每個通道介面配備一條16位資料匯流排，以雙倍資料速率（DDR）模式運行。通過這種以速度換寬度的策略，SPHBM4在46GT/s的頂規配置下，理論峰值頻寬仍可達約2.944TB/s，與高端HBM4實現方案持平。最後是換基板——由於引腳數大幅減少，凸點間距得以放寬，SPHBM4可以直接安裝在標準有機基板上，徹底擺脫對矽中介層的依賴。 在容量方面，SPHBM4與HBM4保持一致。兩者採用相同的DRAM核心層和堆疊結構，支援4層、8層、12層和16層DRAM堆疊配置，搭配24Gb或32Gb的DRAM晶片，單個堆疊最大容量可達64GB。SPHBM4的DRAM通過分佈式介面與主機計算晶片相連，介面分為多個獨立通道，各通道之間完全相互獨立，且通道之間不一定保持同步，這與HBM4的多通道架構理念一致。

韓國和日本研究人員在2026年IEEE/JSAP VLSI技術與電路研討會上，同時提出了兩種全新的HBM（高頻寬記憶體）方案，核心思路驚人一致：把DRAM（動態隨機存取記憶體）晶片豎起來放，解決AI晶片越來越嚴重的散熱瓶頸。 韓國方案叫V-Die，由蔚山國家科學技術研究所（UNIST）提出。這套設計把定製DRAM晶片旋轉90度豎直放置，用TSV（矽通孔）釋放晶片面積來塞更多記憶體單元，每個晶片底部獨立走I/O通道，相鄰晶片之間還塞了液冷散熱通道。 模擬測試中，同樣容量下V-Die跑GPT-3等級負載達到540 tokens/s，而傳統HBM4隻有296 tokens/s，性能翻了近一倍。 日本方案叫MOSAIC，由東京大學團隊主導，思路類似但重點不同，它用正交晶片堆疊加上無接觸晶片間介面，資料傳輸不靠物理觸點，而是通過微型電感線圈耦合，每個通道速率跑到4 Gbps。

快科技7月11日消息，韓國和日本研究人員在2026年IEEE/JSAP VLSI技術與電路研討會上，同時提出了兩種全新的HBM（高頻寬記憶體）方案，核心思路驚人一致：把DRAM（動態隨機存取記憶體）晶片豎起來放，解決AI晶片越來越嚴重的散熱瓶頸。 韓國方案叫V-Die，由蔚山國家科學技術研究所（UNIST）提出。這套設計把定製DRAM晶片旋轉90度豎直放置，用TSV（矽通孔）釋放晶片面積來塞更多記憶體單元，每個晶片底部獨立走I/O通道，相鄰晶片之間還塞了液冷散熱通道。 模擬測試中，同樣容量下V-Die跑GPT-3等級負載達到540 tokens/s，而傳統HBM4隻有296 tokens/s，性能翻了近一倍。 日本方案叫MOSAIC，由東京大學團隊主導，思路類似但重點不同，它用正交晶片堆疊加上無接觸晶片間介面，資料傳輸不靠物理觸點，而是通過微型電感線圈耦合，每個通道速率跑到4 Gbps。

據報導，這項技術的商業化時間預計將在2030年之後。其封裝尺寸將與HBM4保持一致，每顆晶片的容量可在0.5GB-5GB之間，運行速度最高可達32GT/s。 近日，英特爾公佈一項名為XBM的超高頻寬記憶體專利技術，旨在成為HBM4的替代方案，有望提供更高的頻寬和更低的成本。據wccftech報導，這項技術的商業化時間預計將在2030年之後。 XBM（eXtended Bandwidth Memory），全稱擴展頻寬記憶體，屬於DRAM記憶體方案，其封裝尺寸將與HBM4保持一致，每顆晶片的容量可在0.5GB-5GB之間，搭載32GT/s速率的UCIe通用芯粒互聯介面。 XBM最核心的革新在於重構了晶片底層架構。傳統DRAM的儲存單元製作於前段製程（FEOL），也就是原生用於製作電晶體的底層矽基底；而XBM將1T1C儲存單元轉移至後段製程（BEOL），佈置在電晶體上層的金屬通孔堆疊區域，並採用薄膜電晶體工藝。

三星賺瘋？AI引爆儲存暴利 一、三星營收有多離譜？今年利潤碾壓40年總和 7月6日，韓媒《中央日報》、IT之家同步爆料三星內部會議內容。 三星半導體DS部門高管公開表態，2026年半導體類股淨利潤，有望超越過去40年累計利潤總和。