Mate 90還沒有正式發佈,但圍繞下一代麒麟晶片的討論已經提前熱了起來。9月4日,華為半導體業務負責人何庭波更新了關於“韜定律”的相關論文,其中披露了一組頗受關注的資料:論文提到的“麒麟2026”電晶體密度從約每平方毫米1.55億個提升至2.38億個,在相同性能條件下,NPU功耗下降66%,GPU功耗下降58%,同時還介紹了“邏輯折疊”、高密度垂直互連等技術。
這些數字很容易讓人把注意力放在新一代麒麟到底能有多快,但這篇論文更值得關注的,其實是華為正在嘗試回答晶片行業的一個老問題:當電晶體越來越難像過去那樣不斷縮小時,性能還可以從那裡來?
過去十幾年,普通消費者已經習慣用“幾奈米”判斷一顆晶片是否先進。從14奈米、7奈米到5奈米、3奈米,製程數字越來越小,意味著單位面積能夠容納更多電晶體,通常也會帶來性能和能效的提升。摩爾定律能夠持續幾十年,很大程度上就是依靠這種不斷微縮推動著整個半導體產業向前走。
但晶片發展到今天,事情已經不像過去那麼簡單。電晶體越做越小,技術難度和製造成本都在迅速上升,全球半導體企業也越來越多地把注意力轉向先進封裝、Chiplet、3D堆疊和高速互連。與其只想著繼續把每一個電晶體做得更小,不如同時考慮怎樣把已有的電晶體排列得更合理,讓不同計算單元之間的資料走得更近、更快、更省電。