前言在很長一段時間裡，嵌入式計算的世界是穩定而克制的。MCU 的核心使命只有一個：可靠、即時、低功耗。性能不需要年年翻倍，架構也不追求激進創新。Flash、SRAM、CPU 核心，加上一套成熟的軟體工具鏈，足以支撐工業控制、汽車電子和各類終端裝置穩定運行十幾年。但在最近兩三年，這套秩序正在被悄然打破。變化並不是從“算力焦慮”開始的。與伺服器、GPU 世界不同，MCU 並不渴望更高的 TOPS，也不需要跑動輒百億參數的大模型。事實上，真正的壓力是來自邊緣裝置，它們被賦予了越來越多“理解環境、做出判斷”的任務：感測器資料融合、異常檢測、圖像識別、語音喚醒、預測性維護。這些能力並不要求極致性能，卻對即時性、功耗可控性和系統確定性提出了前所未有的要求。在MCU的幾大巨頭——TI、英飛凌、NXP、ST、瑞薩眼中，行業正在經歷一場革命，AI不再只是跑在MCU上的軟體，而是開始反向塑造MCU本身的架構，不僅是生產工藝從傳統40nm邁向22nm、16nm甚至更先進節點，還整合了包括NPU在內的多個模組，同時新型儲存器也從幕後走向台前。至此，MCU的發展已走出全新脈絡。市場真正需要的，不是單純“更快”的MCU，而是能在堅守傳統優勢的基礎上，原生支援AI工作負載的全新架構。為什麼要塞NPU？相信不少人都有一個疑問：為什麼連MCU都要塞NPU模組呢？實際上，這一輪MCU整合NPU的邏輯，與手機、伺服器完全不同。在移動端和資料中心，NPU的目標是追求更高的TOPS數值、更快的推理速度、更複雜的模型支援。但在嵌入式領域，NPU更多是確保整個系統運行的穩定性。目前的工業和汽車場景本質是即時控制系統。在電機控制、電源管理、ADAS決策這些應用中，系統必須在幾微秒到幾毫秒的固定時間窗口內完成響應。傳統架構下，如果讓CPU同時承擔控制和AI推理，就會出現致命問題：AI推理任務會佔用CPU資源，導致控制中斷被延遲，破壞系統的時間確定性。而NPU的價值在於實現“算力隔離”。它把AI推理從主控制路徑中剝離出來，讓CPU專注於確定性任務，AI推理在獨立的硬體單元上運行，這樣就解決了嵌入式AI一個關鍵矛盾：既要智能，又不能犧牲即時性。嵌入式系統的另一個關鍵約束是功耗預算。工業物聯網裝置往往需要電池供電運行數年，汽車晶片的工作溫度範圍從-40°C到150°C，任何功耗波動都可能導致系統過熱或電池提前耗盡。而專用NPU通過固定的MAC陣列和脈動陣列架構，使得功耗變得可預測，在邊緣側場景如人臉識別、影像處理等應用中，NPU易開發、高效能、低功耗等優勢正逐漸突顯。因此你會看到一個有趣的現象：所有MCU廠商的NPU都表現得很“克制”。算力從幾十GOPS到數百GOPS不等，遠低於移動端NPU的數TOPS等級，更不用說雲端GPU的數百TOPS。就目前而言，嵌入式NPU更像是MCU架構裡的“減震器”，而不是“發動機”。它的作用是吸收AI工作負載的衝擊，保護即時控制的穩定性，而不是追求性能極限。過高的算力意味著更大的晶片面積、更高的功耗、更複雜的熱管理——這些都與嵌入式系統的設計原則相悖。更重要的是，當前邊緣AI應用的模型規模本身就受限。在MCU上運行的神經網路通常是經過深度最佳化的輕量模型：參數量從幾萬到幾百萬，推理一次只需幾毫秒到幾十毫秒。幾百GOPS的算力已經足夠，再高就是浪費。總而言之，MCU中的NPU不是算力競賽的產物，而是嵌入式系統在AI時代重構自身架構的必然選擇。它的核心價值不在TOPS數字，而在於讓AI與即時控制和諧共存，在確定性、低功耗、小面積之間找到最佳平衡點。MCU巨頭，如何看待NPU值得一提的是，幾大巨頭儘管在整合NPU這條主線上達成了一致，但在具體實現和應用上有著各自側重點。TI：即時控制與AI深度融合，聚焦工業與汽車安全場景TI的戰略核心是將NPU能力深度植入其優勢的即時控制領域，強化“控制+AI”一體化解決方案，而非單純追求算力提升。這一戰略精準匹配了工業電機控制、汽車故障檢測等對即時性和可靠性要求極高的場景需求——畢竟在這些場景中，AI的價值在於提升檢測精度和響應速度，而不能干擾核心控制任務的執行。產品層面，TI推出的TMS320F28P55x系列是業界首款整合NPU的即時控制MCU，基於其經典的32位C28x DSP核心，主頻150MHz，具備與300MHz Arm Cortex-M7相當的即時訊號處理能力。該系列內建的NPU專門針對摺積神經網路（CNN）模型最佳化，核心作用是將AI推理任務從主CPU剝離，實現算力隔離，相比純軟體實現降低5-10倍延遲，同時將故障檢測準確率提升至99%以上。例如在電弧故障監測、電機故障診斷等應用中，NPU可即時分析電流、電壓資料並快速識別異常，而CPU則專注於電機驅動、電源管理等確定性控制任務，兩者協同確保系統在微秒級時間窗口內完成響應。為降低開發門檻，TI配套推出Edge AI Studio工具鏈，覆蓋從模型訓練、最佳化到部署的全流程，即使是缺乏AI經驗的工程師也能快速完成智能控制方案開發。此外，該系列還滿足ISO 26262、IEC 61508等功能安全標準，最高支援ASIL D等級，進一步適配汽車和工業安全關鍵場景的需求。英飛凌：借力Arm生態，打造通用型低功耗AI MCU平台英飛凌選擇“Arm架構+生態協作”的輕量化路線，戰略重心是降低邊緣AI的開發門檻，快速覆蓋消費物聯網、工業HMI等廣泛場景。其核心邏輯是：通過復用成熟的Arm Cortex-M核心與Ethos-U55微NPU組合，在保證低功耗的前提下，快速實現AI能力的規模化落地，同時依託完善的工具鏈降低客戶遷移成本。產品上，英飛凌推出的PSOC Edge E8x系列（E81、E83、E84）形成了梯度化佈局：基礎款E81採用Cortex-M33核心搭配自研NNLite超低功耗加速器，滿足簡單語音識別、手勢檢測等輕量AI需求；高端款E83、E84則升級為Cortex-M55核心+Arm Ethos-U55 NPU的組合，支援Arm Helium DSP指令集，機器學習性能較傳統Cortex-M系統提升480倍。其中，Arm Ethos-U55作為專為嵌入式設計的微NPU，可在毫瓦級功耗下實現AI加速，完美匹配物聯網裝置的長續航需求。生態建設是英飛凌的核心競爭力：該系列全面相容ModusToolbox軟體開發平台，並整合Imagimob Studio邊緣AI開發工具，提供從資料採集、模型訓練到部署的端到端支援，同時內建豐富的預訓練模型和入門項目，幫助客戶快速上手。應用場景覆蓋智能家居安全系統、工業機器人HMI、可穿戴裝置等，其中E83、E84可支援人臉/物體識別、視覺位置檢測等更複雜的AI任務，E84還新增低功耗圖形顯示功能，進一步拓展了高端HMI應用場景。NXP：自研NPU+軟體生態，聚焦高靈活性邊緣AI部署NXP的戰略特色是“硬體可擴展+軟體全端”，通過自研eIQ Neutron NPU核心，結合統一的eIQ AI軟體工具包，打造兼顧靈活性與性能的邊緣AI解決方案。其核心目標是滿足工業機器人、智能汽車等場景對多樣化神經網路模型的支援需求，同時保證系統在低功耗下的即時響應能力。硬體層面，NXP的eIQ Neutron NPU採用可擴展架構，可根據應用需求靈活調整算力配置，支援CNN、RNN、Transformer等多種神經網路模型，適配從簡單語音喚醒到複雜圖像分類的全場景需求。該NPU被深度整合到MCU和MPU產品中，通過“CPU+NPU+DSP”的異構架構實現算力隔離，確保AI推理不影響核心控制任務的執行。例如在工業機器人應用中，NPU可即時處理視覺感測器資料完成路徑規劃，CPU則專注於電機驅動、運動控制等確定性任務，兩者協同提升系統響應速度。軟體生態是NXP的核心支撐：eIQ AI軟體工具包提供統一的開發介面，支援TensorFlow Lite、PyTorch等主流機器學習框架，實現“自帶模型”“自帶資料”的本地化處理流程，既降低了網路延遲和頻寬依賴，又提升了資料隱私安全性。此外，NXP還提供豐富的預訓練模型庫和應用示例（如目標識別、手寫數字識別、LLM部署演示），並通過GoPoint應用程式碼中心提供詳細教學，加速客戶開發處理程序。ST：自研NPU突破性能上限，主攻高性能邊緣視覺場景ST的戰略方向是“自研NPU+高性能核心”，聚焦工業視覺、高端消費電子等對AI算力有較高要求的場景，通過自主研發的Neural-ART Accelerator NPU，在保證即時性的前提下，突破傳統MCU的AI性能邊界。其核心邏輯是：針對電腦視覺等複雜邊緣AI任務，需要更強大的專用算力支撐，但仍需嚴格控制功耗和晶片面積，避免與嵌入式設計原則相悖。產品上，ST推出的STM32N6系列是其首款整合自研NPU的MCU，基於800MHz的Arm Cortex-M55核心，首次引入Arm Helium向量處理技術，同時搭載主頻高達1GHz的Neural-ART Accelerator NPU，AI算力可達600 GOPS——這一數值雖遠低於移動端NPU，但已能滿足高解析度圖像處理、多模型平行運行等複雜需求。為適配視覺應用，該系列還整合了MIPI CSI-2介面、圖像訊號處理（ISP）管線和H264硬體編碼器，形成完整的電腦視覺處理鏈路，可直接連接多種攝影機，實現即時圖像分類、目標檢測等功能。硬體設計上，STM32N6配備4.2MB連續嵌入式RAM，並支援高速外部儲存器介面（hexa-SPI、OCTOSPI等），為神經網路模型儲存和運行提供充足記憶體保障；同時具備先進的安全特性，目標通過SESIP 3級和PSA 3級認證，滿足工業和消費場景的安全需求。生態方面，該系列無縫整合ST的邊緣AI套件和TouchGFX圖形軟體包，提供完善的開發工具和參考設計，加速高端視覺AI產品的落地處理程序。瑞薩：雙核異構+安全強化，深耕邊緣AIoT高可靠場景瑞薩的戰略核心是“異構架構+安全第一”，通過“高性能核心+專用NPU+安全引擎”的組合，聚焦智能家居、工業預測性維護等對可靠性和安全性要求極高的邊緣AIoT場景。其核心邏輯是：邊緣裝置的本地化AI處理不僅需要即時性和低功耗，還需應對日益增長的網路安全威脅，因此NPU整合必須與安全架構深度融合。產品層面，瑞薩推出的RA8P1 MCU和RZ/G3E MPU形成了高低搭配：RA8P1作為32位AI MCU，採用1GHz Cortex-M85與250MHz Cortex-M33的雙核架構，搭配Arm Ethos-U55 NPU，AI算力達256 GOPS，可實現語音識別、圖像分類、異常檢測等任務，同時支援Arm TrustZone安全執行環境、硬體信任根和先進加密引擎，確保AI模型和資料的安全；RZ/G3E作為64位MPU，採用四核Cortex-A55+Cortex-M33架構，同樣整合Ethos-U55 NPU，算力提升至512 GOPS，可處理更複雜的邊緣AI任務，如高畫質圖像分析、多感測器資料融合等。為簡化開發，瑞薩推出RUHMI（穩健統一異構模型整合）框架，支援TensorFlow Lite、PyTorch等主流ML格式，可幫助開發人員快速匯入並最佳化預訓練模型，同時通過e² studio整合開發環境提供直觀的偵錯工具和示例應用。此外，瑞薩還在推進後量子密碼學（PQC）等零接觸安全解決方案，以抵禦量子計算時代的網路威脅，進一步強化邊緣AI系統的安全性。新型儲存，應運而生如果說NPU的引入解決了算力隔離問題，那麼儲存架構的變革則是支撐整個AI化轉型的底層基礎設施，當AI+NPU把傳統Flash推到了技術極限之際，新型儲存也順勢成為了巨頭們的共同選擇。首先需要明確的是，一旦MCU引入NPU和AI能力，傳統Flash架構的問題立刻暴露無遺。第一重困境是模型生命周期管理。邊緣AI不是訓練一次就能永久使用，而是需要持續迭代。在汽車應用中，OTA已經成為標配，AI模型可能每月甚至每周更新。但Flash的擦寫壽命只有幾千到數萬次——如果每次更新都擦寫Flash，晶片可能在車輛報廢前就已失效。第二重困境是即時學習與參數快取。邊緣AI不僅要推理，在某些場景還需要線上調整參數或進行增量學習。傳統架構中，模型參數儲存在Flash，推理時載入到SRAM。但SRAM容量有限（通常只有幾MB）且易失，斷電即失。這種架構無法支援“邊緣學習”這一新興需求。第三重困境是啟動路徑和讀取性能。嵌入式AI裝置往往要求“上電即跑”——工業現場的裝置可能頻繁斷電重啟，每次啟動延遲都會影響生產效率。Flash的讀取延遲和預熱時間，在這種場景下成為明顯短板。行業資料顯示，用Flash更新20MB程式碼需要約1分鐘，而新型儲存可以將這個時間縮短到3秒。但真正壓垮Flash的，是製程擴展的物理極限。嵌入式Flash的工藝擴展到40nm以下極其困難——不僅各項參數退化，而且難以整合到高K金屬柵極等先進工藝中。這意味著，當MCU需要向28nm、22nm甚至16nm演進以獲得更高性能和更低功耗時，Flash成為最大的拖累。為什麼MCU需要先進製程？因為NPU的算力需求。幾百GOPS的NPU，在40nm工藝下面積和功耗都難以接受。要實現“小面積、低功耗、高算力”的組合，必須向更先進工藝遷移。但Flash去不了，整個晶片就被鎖死在40nm。這就是為什麼全球MCU巨頭幾乎同時在2024年前後押注新型儲存。不是因為技術成熟，而是因為必要性愈發突出——AI+NPU倒逼儲存升級，儲存升級才能解鎖先進製程，先進製程才能支撐更強的邊緣智能。新型儲存的推動力不僅來自性能需求，也來自可靠性要求。車規級晶片要求工作溫度範圍-40°C到125°C甚至150°C，資料保持時間10年以上，抗輻射、抗電磁干擾。傳統Flash在高溫下性能嚴重衰減，已難以滿足新一代汽車電子的標準。工業應用同樣嚴苛。在預測性維護系統中，感測器資料需要頻繁寫入儲存；在能量收集系統中，裝置可能在極低功耗下間歇運行；在安全關鍵場景中，儲存器不能因為意外斷電而丟失關鍵資料。這些需求，傳統Flash都難以勝任。但就和NPU的應用一樣，巨頭在選擇新型儲存技術上，也出現了分歧。多條路線，百花齊放目前，行業內出現了四條主要的新型儲存技術路線，每一條都有其獨特優勢和適配場景，且都有巨頭佔位押注，呈現出了新型儲存的多元生態。MRAM：高可靠，車規與工業的優選MRAM（磁阻儲存器）跳出了傳統 Flash、EEPROM 依賴 “電荷保持” 的儲存邏輯，轉而利用電子自旋方向記錄資訊，成為新型非易失性儲存中少有的 “非易失性 + 高速 + 高耐久” 黃金組合。其中 STT-MRAM（自旋轉移矩）與 SOT-MRAM（自旋軌道矩）兩大分支，在工藝成熟度、可量產性和嵌入式整合能力上已形成明顯領先，成為產業主流選擇。它的優勢恰好精準匹配車規與工業級 MCU 的核心痛點：讀寫次數理論上接近無限，寫入延遲顯著低於嵌入式 Flash，功耗更低，且能在–40°C 至 150°C 的寬溫區間穩定工作，天生適配汽車電子、工業控制等高可靠場景，早已不是停留在概念階段的技術，而是具備工程落地能力的成熟方案。也正因如此，NXP 與瑞薩兩大巨頭不約而同將 MRAM 作為重點押注方向，率先完成了從研發到量產的跨越。NXP 是業界最早實現先進製程嵌入式 MRAM 量產的汽車 MCU 廠商之一。2022 年便啟動 16nm FinFET 工藝嵌入式 MRAM 的研發與量產準備，2023 年正式推出搭載該技術的 S32K5 系列汽車 MCU。依託台積電 16nm FinFET eMRAM 工藝，它徹底打破了傳統 Flash 在先進製程下難以整合、良率受限、功耗偏高的結構性瓶頸。其核心戰略是 “先進製程 + 高性能嵌入式儲存” 深度繫結，通過 S32K5 系列將 MRAM 的高速寫入、高耐久特性，直接服務於汽車 AI 演算法部署、頻繁 OTA 更新、生命周期內軟體持續演進等新需求，為軟體定義汽車（SDV）築牢底層基礎。瑞薩的推進節奏同樣迅速，且形成了差異化定位。它已完成嵌入式 MRAM 的量產級整合，2024 年實現 22nm 工藝 eMRAM 的研發整合，並在 2025 年 7 月發佈搭載該技術的 RA8P1 MCU，讓 MRAM 成為第二代 RA8 系列的核心技術標籤。瑞薩更強調 “異構架構 + 安全優先”，通過 RA8P1 MCU 將 MRAM 的高耐久、高可靠優勢，落地到智能家居、工業預測性維護、邊緣 AIoT 等對穩定性與即時性要求極高的場景中。RRAM：存算一體，兼顧性能與靈活第二條路線是 RRAM（阻變隨機儲存器），通過電壓控製材料電阻狀態儲存資料，不僅結構簡單、儲存密度高，更特別適配存算一體化架構 —— 這一特性讓它在 AI 時代具備天然優勢。相較於 NAND Flash，RRAM 讀寫速度更快、壽命更長，還能實現多位儲存提升空間利用率，且支援按位寫入無需擦除，延遲可降低 1000 倍，完全能滿足未來智能駕駛的高即時資料吞吐量需求。英飛凌是 RRAM 路線的核心推動者。2022 年便與台積電宣佈合作，明確將台積電 RRAM 技術引入下一代 AURIX MCU，採用 28nm 製程重點突破汽車場景儲存瓶頸；後續合作進一步深化，台積電為其提供 22nm 製程 RRAM 技術，支撐更高性能 MCU 產品研發。在產品落地層面，英飛凌將 RRAM 全面融入 AI MCU 產品線，核心覆蓋兩大系列：面向汽車場景的 AURIX MCU，通過 28nm 製程 RRAM 整合，滿足高頻 OTA 更新、高溫環境可靠運行的需求；面向物聯網與工業場景的 PSoC Edge 系列，標配自研超低功耗 NNLite 神經網路加速器與台積電 RRAM 儲存器，形成 “CPU+NPU / 加速器 + RRAM” 的協同架構。英飛凌強調，RRAM 為 AI MCU 帶來三大核心價值：低功耗特性適配物聯網裝置長續航需求，支撐 “始終線上” 的感測與響應；可擴展的片上非易失性儲存能力，搭配高速安全的外部儲存器介面，滿足邊緣 AI 模型儲存與頻繁參數更新需求；與 NPU / 加速器的協同最佳化，保障語音、圖像等複雜 AI 任務高效執行。值得關注的是，TI 也已入局 RRAM 賽道。據報導，Weebit Nano 已將其 ReRAM 技術授權給 TI，將整合到 TI 先進嵌入式處理器工藝節點中，協議涵蓋智慧財產權許可、技術轉讓及工藝設計認證。這款 ReRAM 具備低功耗、高性價比優勢，高溫保持性能優異，已通過 AEC-Q100 150°C 運行認證。TI 嵌入式處理高級副總裁 Amichai Ron 表示，此次合作將讓客戶獲得性能、規模和可靠性兼具的業界領先非易失性儲存技術，進一步鞏固 TI 在嵌入式處理器領域的領先地位。PCM：大容量，突破儲存密度瓶頸PCM（相變儲存器）的核心原理的是利用相變材料在非晶態與結晶態之間的可逆相變，通過不同電阻值實現非易失性儲存。這種獨特機制讓它在密度、讀寫速度與整合能力上形成差異化優勢：相較於傳統嵌入式 Flash 和其他新型儲存，PCM 能實現更高儲存密度和更大片上容量，同時具備較低功耗，特別適合工業控制、汽車嵌入式系統、邊緣 AI 裝置等需要大容量、高效儲存的場景，為突破傳統儲存制約、提升 MCU 系統級性能開闢了新路徑。ST 是 PCM 技術的主要倡導者，通過與三星的長期合作持續推動其落地。從早期在 28nm FD-SOI 工藝上試水 ePCM（嵌入式相變儲存），到聯合開發 18nm FD-SOI 工藝並整合 ePCM，兩家公司不僅實現了儲存密度的大幅提升，更打破了 MCU 工藝節點長期受限於傳統嵌入式 Flash 的困境，為車規及嵌入式 AI 提供了全新技術基礎。PCM 的核心競爭力在於超高儲存密度：同等工藝節點下，ePCM 能提供更大非易失性儲存容量，讓單晶片可整合更多應用資料和程式碼，尤其適配需要大容量、高效存取的大規模嵌入式系統。此外，借助 FD-SOI 平台的電學優勢，ePCM 的性能 - 功耗比相較於傳統 Flash 也有明顯提升，為整合 AI 推理引擎、圖形加速器等高計算負載模組提供了更充足的片上資源。在產品實踐上，ST 與三星合作開發的 18nm FD-SOI + ePCM 技術已進入樣品及預量產階段。基於這一工藝的下一代 STM32 系列微控製器，預計 2024 年下半年出樣、2025 年下半年量產，成為行業首批突破 20nm 工藝壁壘、整合 ePCM 的高性能 MCU。新架構不僅儲存容量優於傳統方案，還能在更低功耗下支撐更複雜的嵌入式軟體堆疊和 AI 工作負載，讓 MCU 在泛汽車、工業自動化和高端邊緣計算領域具備更強系統級競爭力。FRAM：低功耗，適配高頻寫入場景FRAM（鐵電儲存器）利用鐵電材料的極化狀態儲存資訊，完美融合了 RAM 的高速寫入與 Flash 的非易失性優勢。與傳統 EEPROM 和 Flash 不同，FRAM 無需依賴電荷泵高壓擦寫，因此擁有極低寫入延遲、幾乎無限的擦寫壽命和超低能耗，且無需複雜擦除操作，可直接按位執行寫入更新。這些特性讓它在需要頻繁寫操作、嚴苛能耗預算和高度系統確定性的場景中脫穎而出 —— 寫入速度接近 SRAM 等級，耐寫次數可達數兆次，特別適合資料高速記錄、即時狀態保存等應用。TI 是 FRAM 技術的早期探索者和長期深耕者，早在 2000 年代初便啟動相關研發，逐步將其整合到產品線中，完成了從技術驗證到規模化應用的完整跨越。TI FRAM 技術的核心載體是 MSP430FR 系列微控製器，形成了獨特的 “超低功耗 + 高可靠 FRAM 儲存” 平台。產品覆蓋從幾 KB 到數百 KB 的 FRAM 容量，搭配豐富的片上模擬 / 數字外設、DMA、低功耗模式等特性，能靈活滿足不同工業、通訊與控制系統的儲存與控制需求。這些 FRAM MCU 不僅具備傳統嵌入式控制功能，更通過 FRAM 特性簡化了韌體設計、提升了效率：掉電或低功耗模式下仍能保持資料完整性，支援直接按字寫入，可同時用作程序儲存、常數資料和執行階段資料，在高速寫日誌、狀態保存、重複寫入小資料單元等場景中價值尤為突出。TI 還圍繞 FRAM 建構了完整的軟體工具生態，例如針對 MSP430FRxx 產品的 FRAM 實用程序包，能幫助開發者充分利用 FRAM 的低功耗與高寫入特性，最佳化應用設計、實現掉電資料保存及快速喚醒等功能，進一步降低開發門檻，加速 FRAM MCU 的工程落地。寫在最後當我們回望近幾年的MCU市場，會發現一個事實：當NPU成為標配、新型儲存成為架構級選擇時，MCU實際上已經不再只是微控製器，而是在向“微型、確定性、低功耗的系統級計算平台”演化。這會帶來三個深遠影響。首先，Flash的統治地位開始鬆動。過去40年，Flash憑藉成熟的工藝和成本優勢牢牢佔據嵌入式儲存市場。但AI化浪潮暴露了其致命缺陷：有限的擦寫壽命、緩慢的寫入速度、難以向先進製程擴展。MRAM、RRAM、PCM、FRAM雖然各有權衡，但在特定場景展現出壓倒性優勢。未來五年，我們將看到嵌入式儲存市場的多元化競爭格局。其次，嵌入式AI的護城河轉向工藝與架構協同。早期的邊緣AI方案往往是“通用MCU+外掛AI晶片”，這種分離式架構在功耗、延遲、成本上都不理想。整合NPU和新型儲存的MCU，其價值不在於單個模組的性能，而在於系統級最佳化：資料不需要在晶片間搬運、功耗可以全域管理、安全邊界更容易劃定。這種深度整合能力，成為下一階段競爭的核心。第三，國產MCU和儲存廠商將迎來結構性機會窗口。傳統MCU市場被國際巨頭壟斷，技術壁壘高、生態封閉。但AI化轉型帶來架構重構，新型儲存技術尚未完全定型，這為後來者提供了彎道超車的可能。我們還需要認識到，這場變革才剛剛開始。當前的MCU+NPU方案主要聚焦於推理，模型訓練仍在雲端。但聯邦學習、增量學習等技術正在發展，未來的邊緣裝置可能具備一定的線上學習能力。新型儲存的非易失性和快速讀寫特性，將成為支撐這種演進的關鍵。更值得關注的是應用場景的拓展。工業物聯網領域，帶NPU的MCU可以實現裝置級的預測性維護，大幅降低停機成本。智能家居中，本地AI推理保護了使用者隱私，也擺脫了對雲服務的依賴。醫療可穿戴裝置可以在毫瓦功耗下完成心電訊號分析。自動駕駛輔助系統能夠在嚴苛環境下可靠運行。每一個場景背後，都是NPU與新型儲存協同工作的結果。歷史總是在重複。40年前，MCU替代分立器件，開啟了嵌入式系統的第一次革命。今天，AI+NPU+新型儲存的組合，正在開啟第二次革命。不同的是，這次變革的速度更快、影響更深遠、留給落後者的時間更少。 (半導體行業觀察)

MCU的下一程：AI。邊緣AI的爆發，正在徹底改寫 MCU 的生存邏輯。過去，MCU 的核心價值是 “穩定控制”，比如操控家電開關、監測裝置溫度；如今，終端產品需要更複雜的AI—— 識別使用者語音指令、判斷機械故障、分析環境資料，這些需求倒逼 MCU 必須擁抱 AI。德勤中國發佈的《技術趨勢2025》報告顯示，2025年全球AI晶片市場規模預計將超過1500億美元。AI MCU正是其中的關鍵推動力之一，也成為各大MCU企業競爭的新方向。01. 為什麼AI成為MCU的 “必選項”？“用 MCU 的功耗，實現近 SoC 的智能”，這是 AIMCU 的核心價值。“低功耗 + 高性能 + AI 能力” 正逐漸成為 MCU 的核心競爭力。背後是三重核心訴求的驅動：第一點，算力升級需求。傳統 MCU 主打低功耗、低成本，但面對圖像識別、資料建模等任務時力不從心。以智能家居為例，若想通過攝影機判斷 “是否有人在家”，傳統方案需要依賴雲端計算，不僅延遲高，還會產生額外流量成本；而整合 AI 的 MCU 能在本地完成圖像分析，響應速度快，且無需依賴網路。第二點，MCU相較於 MPU或FPGA更具成本優勢。若為了實現智能功能改用 MPU（微處理器）或 FPGA，成本會大幅上升，還可能面臨功耗過高、無法適配小型裝置的問題。AIMCU 則能以接近傳統 MCU 的成本，實現低算力場景下的智能需求，比如工業感測器的故障預判、車載裝置的環境感知，這讓它在批次應用中具備極強的性價比優勢。第三點，邊緣AI是智能裝置發展的重點。邊緣裝置往往依賴電池供電或對能耗敏感，比如智能穿戴裝置、無線感測器。AI MCU具備低功耗、即時性、開發周期短等特性，正適用於對成本和功耗敏感的邊緣智能裝置。02. AI MCU，落地場景智能家居是AI模型在MCU中應用最為廣泛的領域之一。通過整合AI模型的MCU，智能家居裝置如智能燈泡、智能插座、智能門鎖等能夠識別使用者的習慣和需求，自動調整家居環境，提高居住舒適度。比如：智能燈泡可以根據室內光線強度和使用者活動情況自動調節亮度；智能門鎖則可以通過人臉識別或語音識別技術實現無鑰匙開鎖。在汽車電子領域，AI MCU 的技術賦能貫穿智能駕駛、智能座艙與車身控制全鏈條。隨著自動駕駛向高階演進，AI MCU 可高效融合雷達、攝影機等多源感測器資料，通過即時分析與快速決策支撐高級駕駛輔助功能，同時滿足車規級安全標準對可靠性與低延遲的嚴苛要求；智能座艙中，其憑藉語音互動、環境感知等能力，實現人機對話的自然流暢與座艙環境的智能調節，大幅提升使用者體驗。工業自動化是 AI MCU 的核心應用陣地，在工業 4.0 的推動下，其在預測性維護、電機控制與機器視覺等場景中展現出不可替代的價值。值得注意的是，人形機器人的智能化依賴大模型。高算力 AI 晶片配上大模型，能讓機器人在標準化場景裡搞定語義理解、任務規劃等高層任務，“智力” 肉眼可見地提升。可一旦遇上要即時響應的個性化場景，大模型就顯得力不從心，而 MCU+AI，正是補上這塊短板的關鍵方案。03. AI MCU，國際龍頭搶佔先機面對 AI MCU 的廣闊市場，國際晶片巨頭早已紛紛出手，通過不同技術路徑打造核心競爭力，形成了三類主流方案：第一種方式，採用專用硬體加速器，應對中高複雜度 AI 場景。越來越多的晶片廠商開始在MCU內部整合NPU（神經網路處理單元）。通過專用硬體電路處理 AI 任務中的核心運算（如摺積、矩陣乘法），避免通用 CPU 的算力瓶頸，是應對中高複雜度 AI 場景的主流選擇。典型案例包括：恩智浦(NXP) - i.MX RT700系列恩智浦早在2018年就推出了面向邊緣AI的eIQ軟體平台，逐步建構自主的NPU架構，顯著提升了智能家居、消費醫療等應用的性能表現。去年9月，恩智浦推出全新i.MX RT700跨界MCU系列，旨在為支援智能AI的邊緣端裝置賦能。i.MX RT700在單個裝置中配備多達五個強大的核心，包括在跨界MCU中首次整合eIQNeutron NPU，可將AI相關應用的處理加速高達172倍，同時將每次推理的能耗降低高達119倍。i.MX RT700 跨界MCU還整合了高達7.5MB的超低功耗SRAM，與前幾代產品相比，功耗降低了30-70%。應用場景：包括可穿戴裝置、消費醫療裝置、智能家居裝置和HMI平台。意法半導體（ST）：STM32N6系列去年12月，ST意法半導體正式推出首個整合NPU的新的微控製器STM32N6系列。STM32N6基於Cortex-M55核心，主頻高達800MHz，提供600GOPS的強大處理能力，是現有最高性能STM32H7的600倍，同時功耗極低，每瓦可達3TOPS。這種創新架構使得STM32N6能夠在保持傳統MCU優勢的同時，實現高效的AI計算，為機器學習任務提供了強有力的支援。應用場景：包含智能家居、工業自動化、智能駕駛、醫療裝置等。第二種，擴展指令集，主打“輕量高效”。通過對 Arm Cortex-M 處理器架構的指令集擴展，提升通用 CPU 的 AI 運算能力，主打“輕量高效、低複雜度”，適合對 AI 任務精度要求不高、追求系統簡潔性的場景。其核心技術支撐是 Arm Helium 向量擴展 —— 作為 Armv8-M 架構的重要特性，它為 Cortex-M 處理器新增了向量運算指令，可同時處理多組資料。該方案的顯著優勢在於“低門檻”：無需額外整合獨立 NPU 硬體，不僅減少了晶片設計複雜度與成本，還能復用傳統 Cortex-M 的軟體開發生態（如編譯器、偵錯工具），開發者無需學習全新的 NPU 程式設計邏輯，即可快速將 AI 功能融入原有嵌入式系統。典型案例包括：瑞薩：RA8x1系列瑞薩電子處於MCU行業領先地位，隨著RA8系列MCU推出，成為業內第一家基於Cortex-M85核心的MCU供應商。今年7月，瑞薩電子又正式發佈RA8P1系列MCU，這款產品專為語音和視覺邊緣AI應用而設計，配備雙Arm核心——1GHz的Cortex-M85和250MHz的Cortex-M33——以及一個Arm Ethos-U55 NPU，可提供高達256 GOPS的AI算力。在安全性方面，這款新型MCU支援Arm TrustZone安全執行環境、硬體信任根、安全啟動，以及先進的加密引擎，確保在關鍵邊緣應用中的安全部署。瑞薩還發佈了面向高性能邊緣AIoT和人機介面的64位RZ/G3E MPU。該處理器整合了四核Arm Cortex-A55 CPU、Cortex-M33核心以及先進的圖形處理功能。RZ/G3E內嵌Arm Ethos-U55 NPU，提供高達512 GOPS的AI算力，可分擔主CPU負載，用於圖像分類、語音識別和異常檢測等任務。應用場景：包含電機控制、機器視覺、語音互動等。值得注意的是，國際領先的晶片IP設計與服務提供商Arm近日宣佈，正式推出自主研發的第三代高能效嵌入式晶片IP——“星辰”STAR-MC3。該產品基於Armv8.1-M架構，向前相容傳統MCU架構，整合Arm Helium技術，顯著提升CPU在AI計算方面的性能，同時兼具優異的面效比與能效比，實現高性能與低功耗設計，面向AIoT智能物聯網領域，為主控晶片及協處理器提供核芯架構，助力客戶高效部署端側AI應用。第三種，採用多核異構計算方案。多核異構方案通過在單顆 MCU 中整合不同類型的計算核心（如通用 CPU、NPU、DSP），讓各類核心各司其職 —— 通用 CPU 負責系統控制與任務調度，專用核心（NPU/DSP）處理 AI 運算或訊號處理，實現 “計算資源按需分配”，是工業控制、智能駕駛輔助等對即時性與算力均有要求場景的優選。典型案例包括：英飛凌:PSOC Edge MCUPSOC Edge是基於高性能的Arm Cortex-M55核心，支援Arm Helium DSP指令集的微控制處理器。它不僅有自研的加速器，同時還採用了Arm Ethos-U55神經網路處理器，以及Cortex-M33核心搭配英飛凌超低功耗NNLite（一種用於加速神經網路的專有硬體加速器）。其中U55的性能更強，而NNlite的功耗則更低，可方便使用者在不同的場景下使用。英飛凌最新推出的PSOC Edge MCU根據階梯式需求，涵蓋三個系列E81、E83 和 E84，均擁有最佳化的ML學習能力。這些產品均基於高性能的Arm Cortex-M55核心開發，支援Arm Helium DSP指令集並搭配Arm Ethos-U55神經網路處理器，以及Cortex-M33核心搭配英飛凌超低功耗NNLite。PSOC Edge E81 採用Arm Helium DSP技術和英飛凌NNLite神經網路（NN）加速器。PSOC Edge E83和E84內建Arm Ethos-U55微型NPU處理器，與現有的Cortex-M系統相比，其機器學習性能提升了480倍，並且它們支援英飛凌NNlite神經網路加速器，適用於低功耗計算領域的機器學習應用。應用場景：主要面向物聯網、可穿戴裝置和工業機器人等領域。04. AI MCU，國產廠商開始蓄力在 AI MCU 技術浪潮下，國內 MCU 企業也正加速佈局，從技術突破到產品落地全面發力，力求在這一賽道佔據一席之地。兆易創新是該領域的領軍企業之一。具體來看，兆易創新的AIMCU，分三個層次：一、配合AI場景的MCU。此類MCU主要應用於人形機器人、機器狗等具身智能相關產品，負責關節控制、感測控制等方面。兆易創新在工控領域長期積累的技術優勢，可直接應用於此類場景，目前在該市場已具備較高的滲透率。二、通過AI演算法和解決方案賦能現有MCU產品家族。通過AI演算法和解決方案搭載現有廣泛的MCU產品家族，去滿足客戶對AI的需求，如訊號異常檢測、AI語音識別、圖像識別等。三、內部整合NPU的MCU產品。兆易創新在MCU產品中內部整合NPU加速AI運算的產品，這適用於對AI算力有特殊要求的產品。從硬體基礎來看，其產品矩陣覆蓋多元需求。兆易創新的GD32H7系列晶片採用600MHz Arm Cortex-M7高性能核心，支援多種硬體加速，配備了1024KB到3840KB的片上Flash及1024KB的SRAM、新增了大量通用外設資源，可以為複雜運算、多媒體技術、邊緣AI等高級創新應用提供強大的算力支撐。同時，面向能源應用，GD32H7系列晶片搭配高精度ADC，實現了8-16通道的直流拉弧檢測方案，並結合微型機器學習（TinyML）實現本地端的AI演算法，可檢測異常電弧，起到了保障太陽能系統安全運行的作用。場景落地方面，其 AI MCU 已深度滲透家電、工業、消費電子等領域：在家電中實現智能溫控、電機預測性維護與定製化互動；在工業領域支撐裝置狀態監測、運動控制最佳化；在消費電子中賦能健康資料採集與低功耗智能互動。除了基於 Arm 架構的研發，國內廠商還在通過 RISC-V 架構探索自主創新路徑。RISC-V 作為開源指令集架構，具有靈活性高、可擴展性強、成本低的優勢，正成為邊緣 AI 場景的新選擇。國芯科技便是這一路徑的代表：去年，國芯科技首次推出基於RISC-V架構的端側AI MCU晶片。國芯科技AI MCU芯片CCR4001S採用公司自主開發的RISC-V核心CRV4H，主頻230MHz。RISC-V作為開源指令集架構，因其極高的靈活性、出色的可擴展性以及顯著的成本優勢，正迅速成為晶片設計領域中的新選擇。RISC-V核心的簡潔性不僅可以明顯提升晶片的性能，並具有低功耗的特點，非常適合於物聯網裝置及其他邊緣計算場景。從國際巨頭的技術卡位到國產廠商的加速追趕，AI MCU 的賽道已進入 “群雄逐鹿” 的階段。隨著邊緣 AI 需求的持續釋放，以及晶片技術的不斷迭代，MCU 的 “智能進化” 還將繼續 —— 未來，它不僅是終端裝置的 “控制中樞”，更將成為邊緣智能的 “算力核心”，徹底重塑工業、消費、汽車等領域的智能形態。 (半導體產業縱橫)

CPU（Central Processing Unit）、SoC（System on a Chip）、MCU（Microcontroller Unit）是電腦領域中的三個不同概念，它們分別指代不同類型的處理器和晶片。以下是它們的主要區別：CPU（Central Processing Unit，中央處理器）：定義： CPU是一種專用於執行電腦程序指令的硬體裝置。它是電腦系統的大腦，負責執行各種算術和邏輯運算，以及控制和協調電腦系統中的各個部分。特點： 傳統的CPU通常包含算術邏輯單元（ALU）、控制單元（CU）和暫存器等核心元件，是電腦系統中的主要計算引擎。SoC（System on a Chip，晶片上系統）：定義： SoC是一種整合了多個計算和通訊元件的晶片，這些元件包括CPU、記憶體、輸入輸出介面、圖形處理器（GPU）、通訊模組等。它的設計目標是在一個單一的晶片上整合儘可能多的系統功能。特點： SoC通常用於嵌入式系統和移動裝置，如智慧型手機、平板電腦和物聯網裝置。通過將多個功能整合到一個晶片上，可以提高系統的性能和能效，減小物理尺寸，降低功耗。MCU（Microcontroller Unit，微控製器）：定義： MCU是一種包含了中央處理器、記憶體、輸入輸出連接埠和定時器等功能的小型電腦系統。它通常用於控制嵌入式系統中的各種裝置，如家電、汽車電子系統、醫療裝置等。特點：MCU的設計重點是提供在資源受限的環境中執行簡單控制任務所需的功能。它通常具有低功耗、小尺寸和成本效益的特點。在總體上，CPU是一種通用計算裝置，SoC是在一個晶片上整合多個系統元件，而MCU是專為嵌入式系統和控制任務設計的小型電腦。在實際應用中，這些概念有時會有一些重疊，特別是當SoC中整合了MCU時。SOC對比MCU雖然SoC（System on a Chip）和MCU（Microcontroller Unit）在某些方面有相似之處，但它們有一些關鍵的區別點：應用範圍和複雜性：SoC： 主要用於較為複雜的系統，如移動裝置、嵌入式計算、網路裝置等。SoC通常整合了多個處理器核心、記憶體、圖形處理器、通訊模組等功能，以支援更廣泛的應用。MCU： 專注於控制任務，被廣泛應用於嵌入式系統、家電、汽車電子等領域。MCU通常處理相對簡單的任務，例如感測器資料的採集和控制訊號的生成。性能和資源：SoC： 通常具有更高的性能和更大的資源，因為它們設計用於執行複雜的計算任務。這可能包括多個處理器核心、快取記憶體、大容量記憶體等。MCU： 設計更注重功耗、成本和資源效率。MCU通常在相對較低的時脈頻率下運行，擁有適應於特定應用的有限資源。用途靈活性：SoC： 由於其更高的靈活性，SoC可以用於多種不同的應用場景，從智慧型手機到物聯網裝置。MCU： 更專注於特定的嵌入式控制任務，功能較為固定，通常用於單一目的的應用。整合程度：SoC： 整合度較高，通常包含多個處理器核心、各種外設、儲存器等，整合在一個晶片上。MCU： 也是整合的晶片，但整體整合度相對較低，通常包含一個較為簡單的處理器核心、有限的記憶體和一些基本的輸入輸出介面。總體而言，SoC更適用於處理複雜的計算任務，而MCU更專注於嵌入式控制應用。在某些情況下，特別是在物聯網和嵌入式領域，有些晶片可能具備SoC和MCU的特性，使得它們能夠同時執行計算和控制任務。SoC對比CPUSoC（System on a Chip）和CPU（Central Processing Unit）是兩個不同的概念，它們在電腦體系結構中扮演不同的角色。以下是它們之間的關鍵區別：定義和功能：SoC： SoC是一種整合了多個計算和通訊元件的晶片，包括但不限於CPU。它的設計目標是在一個單一的晶片上整合儘可能多的系統功能，如CPU、記憶體、GPU、通訊模組等。CPU： CPU是電腦系統的中央處理器，負責執行電腦程序的指令。它是電腦中的主要計算引擎，執行算術和邏輯運算，以及控制電腦系統的操作。整合度：SoC： 具有高度整合的特點，整合了多個系統元件在一個晶片上。除了CPU之外，可能還包括GPU、記憶體、通訊模組等。CPU： 指的是中央處理器，通常作為電腦系統的一個元件存在。在傳統電腦中，其他元件（如記憶體、GPU等）可能會分開存在。應用範圍：SoC： 主要用於嵌入式系統、移動裝置、物聯網裝置等，適用於需要高度整合和小型化的場景。CPU： 通常用於通用計算任務，例如個人電腦、伺服器、工作站等。組成部分：SoC： 包含多個元件，如CPU、GPU、記憶體、通訊模組等。這些元件共同工作，形成一個完整的系統。CPU： 是電腦系統的核心，但它通常需要其他元件的支援，如記憶體、外部儲存等。總的來說，SoC是一個更廣泛的概念，涵蓋了多個系統元件的整合，而CPU只是其中的一個元件。SoC強調整合和多功能性，而CPU則是電腦系統中的一個特定功能的核心。在很多情況下，SoC中的CPU是整個晶片的一個關鍵組成部分。很多CPU處理器的介面和元件越來越多，例如一些X86處理器也整合了GPU，有些SoC因為以CPU為最核心資源。隨著晶片的發展，這兩個概念往往逐步混同，不再刻意區分。所以在日常生活中，我們有時也把SoC稱之為CPU，CPU做得越來越像SoC。RISC-V的應用RISC-V（Reduced Instruction Set Computing - V）是一種基於精簡指令集（RISC）的開放指令集架構，它定義了一組指令和架構規範，但沒有規定具體的實現細節。因此，RISC-V本身並不是一個具體的晶片或晶片系列，而是一種架構標準。關於RISC-V的實現，它可以被用於設計各種類型的處理器，包括CPU、SoC和MCU。這取決於設計者和製造商的選擇以及具體的應用場景。RISC-V在SoC中：RISC-V的指令集架構可以被用於設計嵌入式系統的SoC，其中整合了多個功能模組，如CPU核心、記憶體、通訊模組、外設等。這種SoC設計通常用於複雜的計算任務，例如在移動裝置、網路裝置、嵌入式系統等領域。RISC-V在MCU中：RISC-V同樣可以用於設計微控製器（MCU），這是專門用於嵌入式控制任務的小型電腦系統。在這種情況下，RISC-V的實現可能會被最佳化以滿足低功耗、小尺寸和成本效益等要求。因此，RISC-V可以用於各種場景，從高性能的計算裝置到低功耗的嵌入式系統。具體是作為SoC還是MCU，取決於實際的設計目標和應用需求。RISC-V的64位和32位版本都是基於RISC-V指令集架構的不同變種。它們在定址空間、資料表示、性能和應用場景等方面存在一些區別。以下是它們的主要應用場景區別：定址空間和記憶體容量：RISC-V 64位： 提供了更大的定址空間，支援64位的實體位址。這意味著系統可以定址的記憶體容量更大，有助於處理大規模的資料和應用。RISC-V 32位： 具有較小的定址空間，支援32位的實體位址。這適用於資源受限的嵌入式系統和一些較小規模的應用，對記憶體容量要求較低。資料表示和處理能力：RISC-V 64位： 支援64位的資料表示和處理，有助於處理大型資料集、高精度計算和科學計算等需要更多資料位的場景。RISC-V 32位： 使用32位的資料表示，適用於一些嵌入式系統、輕量級應用和對較小資料位寬要求的場景。性能：RISC-V 64位： 通常在處理大型資料集和需要更大定址空間的計算任務時具有更好的性能，特別是對於科學計算和伺服器等工作負載。RISC-V 32位： 在資源有限的環境中（例如嵌入式系統）可能更具優勢，因為它通常需要的儲存器和計算資源較少。應用場景：RISC-V 64位： 適用於需要處理大規模資料、科學計算、伺服器、雲端運算等高性能計算領域。RISC-V 32位： 適用於資源有限、功耗敏感、嵌入式系統、物聯網裝置等輕量級和低功耗場景。選擇RISC-V的位數取決於具體的應用需求和性能要求。64位版本適用於需要更大定址空間和更高性能的場景，而32位版本適用於一些輕量級、嵌入式和資源受限的應用。ARM的應用ARM Cortex-M和Cortex-A是ARM架構下專門設計用於不同應用領域的兩類處理器系列，其中Cortex-M系列主要用於微控製器（MCU），而Cortex-A系列則主要用於系統晶片（SoC）。ARM Cortex-M系列：用途：Cortex-M系列是專為嵌入式系統和微控製器設計的，重點是提供低功耗、即時性能和成本效益的解決方案。特點：通常具有較小的指令集、低功耗設計、高效的中斷處理和即時時鐘等特性。這使得它們適用於需要即時控制的應用，例如感測器控制、嵌入式系統、物聯網裝置等。ARM Cortex-A系列：用途：Cortex-A系列是面向高性能應用的處理器，主要用於建構複雜的系統晶片（SoC），例如智慧型手機、平板電腦、伺服器等。特點：具有較大的指令集、高性能的浮點運算能力、多核支援、高度整合的記憶體控製器等特性。這使得它們適用於需要較大計算能力和多工處理的應用場景。Cortex-M系列和Cortex-A系列的設計目標不同，分別針對低功耗、即時控制和成本敏感的嵌入式系統，以及需要高性能和複雜性的系統晶片。在某些應用場景中，一個系統晶片（SoC）中可能會同時包含Cortex-M和Cortex-A核心，以滿足不同的處理需求。CPU、SoC、MCU定義界限其實不是很明顯1、有沒有MMU可以做為界定標準麼？MCU和SoC之間的區別通常不是通過MMU的有無來界定的。MCU通常是資源受限、專注於控制任務的嵌入式系統，而SoC則更廣泛用於各種應用，包括支援複雜作業系統和多工處理的場景。MMU的使用更多地取決於系統的需求，而不僅僅是MCU或SoC的標識。2、32位和64位是否可以作為界定標準？32位和64位通常更多地與處理器的架構和性能有關，而不是直接用來標準化SoC（System on a Chip）和MCU（Microcontroller Unit）。這兩個概念在某種程度上可以使用32位和64位來區分，但並非絕對規則。32位和64位的區別：32位：處理器具有32位的定址空間和資料位寬。32位架構通常用於嵌入式系統、輕量級應用和對資源要求較低的場景。MCU通常採用32位架構，因為它們通常關注功耗、成本和小型化。64位：處理器具有64位的定址空間和資料位寬。64位架構通常用於高性能計算、伺服器、桌面電腦等需要處理大型資料集的場景。在SoC中，64位架構可能用於需要更大定址空間和更高性能的應用。3、是否跑即時作業系統RTOS是否可以作為界定標準？因為這涉及到系統的設計目標、用途以及對即時性能的需求。即時作業系統通常被設計為能夠滿足嚴格的即時性能要求，而MCUs通常在嵌入式系統中用於控制任務，這些任務可能需要即時性能，一般MCU會跑RTOS。但是SoC經常也可以跑RTOS。SoC可以運行各種類型的作業系統，包括即時作業系統VxWorks、RTEMs、FreeRTOS，但也可以運行通用的作業系統，例如Linux或Android，以支援更複雜的應用場景。所以跑RTOS也不是作為絕對標準。4、是否能支Linux作業系統，是否可以作為界定標準？支援Linux系統和是否運行Linux系統可以在一定程度上用來區分SoC（System on a Chip）和MCU（Microcontroller Unit），因為Linux通常需要更多的計算資源，而一些MCUs可能沒有足夠的資源來運行完整的Linux作業系統。然而，這並不是絕對的規則，因為一些資源豐富的MCUs也能夠運行精簡的Linux核心。 (EDA365電子論壇)

引言2025年，僅半年時間內，ST、恩智浦、瑞薩等頭部MCU廠商幾乎同時發佈搭載新型嵌入式儲存（如PCM、MRAM）的汽車MCU產品，打破了MCU長期以來以嵌入式Flash為主的技術格局。雖然談“標配”仍為時尚早，但可以肯定的是：新型儲存已經從“嘗試”躍升為“戰略佈局”，並開始對MCU生態產生深遠影響。過去，MCU是一種“小而美”的器件，用於基本控制邏輯。但近幾年，它正在向“小而強”進化：工藝從傳統40nm邁向22nm、16nm甚至更先進節點；整合AI加速、安全單元、無線模組……成為“汽車大腦”“邊緣算力中樞”的候選主力。這背後，一個被長期忽視但至關重要的技術正在“補短板”：嵌入式儲存技術（eNVM）的革命。在“軟體定義汽車”的趨勢下，OEM與Tier1廠商面臨前所未有的挑戰：ECU複雜度激增，功能高度集中；OTA更新、AI推理、模型載入，軟體“越堆越厚”；儲存空間與讀寫性能已成為整車架構瓶頸。而傳統Flash在密度、速度、功耗和耐用性上早已力不從心。在這樣的背景下，新型儲存器（PCM、MRAM）成了MCU進化的關鍵武器。ST選擇相變儲存器（PCM）相變儲存器（PCM）是一種新興的非易失性儲存技術，其基礎原理是通過材料的相變（從非晶態到結晶態）來儲存資訊。PCM的基本機制是由史丹佛大學的Robert Ovshinsky於20世紀60年代發明的。意法半導體擁有這項原始開發成果的專利授權，ST是第一個將PCM真正落地在汽車級MCU中的廠商。ST在官網中也對PCM的工作原理進行了介紹，PCM採用鍺銻碲 (GST) 合金製造而成，其在製造過程中利用了材料可在非晶態和結晶態之間進行快速熱控制變化的物理特性。上述狀態分別與邏輯0和邏輯1相對應，可通過非晶態（邏輯0）的高電阻和結晶態（邏輯1）的低電阻進行電氣區分。PCM支援在低電壓下進行讀寫操作，且與Flash和其他嵌入式儲存器技術相比，具有多項實質性的優勢。PCM的工作原理（圖源：ST）經過多年的研發，2025年4月，ST推出帶有xMemory的Stellar，這是嵌入其Stellar系列汽車微控製器的新一代可擴充記憶體，Stellar xMemory 的核心就是意法半導體專有的相變儲存器 (PCM) 技術。意法半導體稱其擁有業界最小的合格儲存位單元，可徹底改變開發軟體定義汽車 (SDV) 和不斷發展的電氣化平台的挑戰性過程。據悉，ST的Stellar P和G系列汽車MCU都將搭載采 xMemory的最新一代PCM技術。Stellar P和Stellar G 系列適用於集中式區域控製器、域控製器和車身應用的 Stellar Integration MCU。最先推出的會是Stellar P6 MCU，該系列MCU旨在滿足電動汽車 (EV) 全新動力傳動系統趨勢和架構的需求，並將於2025 年下半年投產。採用xMemory技術的Stellar無需管理多個具有不同記憶體選項的裝置，也無需承擔相關的開發和認證成本，只需一個具有可擴充記憶體的創新裝置，即可為客戶提供高效且經濟的解決方案。這種從一開始就簡化的方法使汽車製造商能夠面向未來設計，並在開發周期的後期留出更多創新空間，從而降低開發成本並通過更精簡的供應鏈加快產品上市時間。採用FD-SOI技術的嵌入式PCM位單元的橫截面，其中顯示了可在結晶態和非晶態之間快速翻轉儲存單元的加熱裝置。ST指出，在SDV生命周期初期選擇合適的 MCU，可確保為未來的軟體開發提供充足的片上記憶體。如今，選擇過高的記憶體規格會增加成本，而選擇過低的記憶體規格則可能需要後續尋找並重新認證具有額外記憶體的其他 MCU，從而增加複雜性、成本和延遲。採用 xMemory 的 Stellar MCU 價格極具競爭力，可帶來更多成本節省，簡化 OEM 供應鏈，並通過延長產品生命周期和最大限度地提高項目間的復用率來縮短認證時間，從而加快產品上市速度。恩智浦和瑞薩，擁抱MRAM磁阻式RAM（MRAM）則是另一類非易失性儲存“黑科技”，MRAM 利用磁性材料的物理特性實現資料儲存，具備超高的寫入速度、低功耗以及極強的耐用性。MRAM已經被恩智浦、瑞薩等公司廣泛採用。恩智浦是較早推出MRAM MCU的汽車MCU廠商，今年3月份，恩智浦半導體宣佈推出其 S32K5系列汽車MCU，這是業界首款基於16nm FinFET 工藝、內建MRAM的 MCU，標誌著其發展的重要里程碑。S32K5 系列旨在擴展恩智浦 CoreRide 平台，提供預整合的區域和電氣化系統解決方案，支援可擴展軟體定義汽車 (SDV) 架構的演進。汽車製造商越來越多地採用分區架構，每種架構都有其獨特的方法來整合和分配電子控制單元 (ECU) 的功能。這些解決方案的核心是先進的 MCU 架構，它將即時性能與低延遲、確定性通訊和創新的隔離功能融為一體。高性能MRAM的加入顯著加快了 ECU 程式設計速度，無論是在出廠設定下還是在無線 (OTA) 更新過程中。MRAM 的寫入速度比傳統嵌入式快閃記憶體快 15 倍以上，增強了汽車製造商在車輛整個生命周期內部署新軟體功能的靈活性。2025年7月，瑞薩也發佈了內建MRAM的MCU，不過與恩智浦相比，工藝為22nm。該裝置配備了1MB MRAM和2MB SRAM。據稱，採用MRAM是第二代RA8系列的一大特色。除了高耐用性和資料保存能力外，MRAM還具有高速讀寫、無需擦除和低功耗等優勢。瑞薩電子在國際半導體積體電路會議（ISSCC 2024）上發佈了面向高性能微控製器的MRAM高速讀寫技術，RA8P1就採用了該技術。對於需要更大記憶體容量的應用，該裝置配備了支援XIP/DOTF的八路SPI介面和32位外部匯流排介面。此外，還提供整合4MB或8MB外部快閃記憶體的系統級封裝(SiP)產品。外圍功能方面，它支援平行攝影機輸入、MIPI-CSI2、序列音訊輸入以及通過PDM實現的多模態AI語音輸入。此外，它還配備了16位AD轉換器、圖形HMI功能以及各種序列介面。台積電：MRAM與RRAM雙線並進作為全球晶圓代工龍頭，台積電對新型儲存技術押注了兩大技術：MRAM和RRAM。在 2025 技術研討會上，台積電執行副總經理暨共同營運長米玉傑博士指出：“eFlash 技術已在 28nm 工藝節點遭遇擴展瓶頸，新一代 NVM（非易失性儲存器）必須在更先進製程中替代其角色。”由此，台積電明確提出將 RRAM 和 MRAM 兩種嵌入式儲存技術分別匯入 22nm、16nm、12nm，並進一步推進至 6nm 和 5nm 節點。台積電是目前為數不多已經實現RRAM大規模量產的廠商。目前，台積電已在 40nm、28nm 和 22nm 工藝上實現 RRAM 量產，並通過了汽車級認證。12nm RRAM 亦已進入客戶流片階段，6nm版本正在推進中。英飛凌新一代 AURIX MCU就採用了台積電的 eRRAM 技術，成為其汽車平台的重要嵌入式儲存解決方案。RRAM的優勢在於：工藝複雜度低，可直接部署於後端金屬層（BEOL）；完全相容邏輯製程，適配多類 MCU 架構；尤其適合面向功耗敏感、成本控制嚴苛的消費與車規應用。相較之下，MRAM 雖工藝更複雜，但具備優越的性能特性：寫入速度是 Flash 的十數倍；非易失性儲存+極強耐久性；適用於需要高速寫入、頻繁 OTA 更新、AI 推理等複雜任務的場景。對於追求算力密度、資料吞吐與即時性能的車載計算平台（如 ADAS、AI SoC 等），MRAM 可能是 eFlash 後最理想的儲存補位者。台積電目前已經在 22nm 工藝節點實現 MRAM 量產，16nm MRAM 進入客戶準備階段，12nm 正在研發中。更激進的路線圖還包括未來拓展至5nm節點。2025年5月，台積電宣佈將在德國慕尼黑設立其首個歐洲設計中心（EUDC），重點圍繞汽車應用的 MRAM 儲存技術進行研發與客戶支援。這一中心將成為台積電全球第十個設計中心，並計畫於 2025年第三季度正式啟用，服務領域涵蓋汽車、工業、AI、電信及物聯網等。這也意味著，台積電不僅在工藝平台上推動新型儲存普及，更在全球佈局中深入整車開發生態圈。除了橫向推進工藝節點，台積電還在以下方向謀求技術突破：3D RRAM MCU：推動嵌入式儲存堆疊封裝，釋放更多片上空間；SOT MRAM（自旋軌道轉矩）：相比傳統STT-MRAM功耗更低、寫入更快，有望進入大規模量產；矽光子平台：結合光互連與儲存介面，面向資料中心和邊緣算力佈局。這些技術的落地將進一步鞏固台積電在特色工藝與嵌入式儲存生態中的領先地位。儲存計算一體化趨勢不論是PCM、MRAM還是RRAM，它們不僅僅是儲存器替代品，更是MCU架構變革的催化劑。新型儲存技術如PCM、MRAM和RRAM代表了一種更深層次的“儲存計算一體化”趨勢，這不僅僅是單純的儲存介質替代問題，而是儲存架構與計算架構之間的協同演化。在MCU領域，儲存和計算的邊界正在變得越來越模糊。在傳統的MCU中，儲存和計算是分開的模組，計算通過中央處理器（CPU）或專用加速器進行，而儲存則通過外部或內部的快閃記憶體、SRAM等器件進行資料儲存和管理。但隨著計算任務的複雜化，尤其是機器學習、AI 推理和邊緣計算的應用需求日益增長，儲存和計算的分離顯得日益不適應。MRAM和PCM等新型儲存器的加入，為“儲存計算一體化”提供了新的契機。特別是 PCM 通過其相變特性，不僅具備非易失性儲存功能，還能在某些應用中發揮“近計算”的作用，減少資料傳輸的瓶頸，進一步加速資料處理過程。MRAM的高速讀寫特性也使得它能與計算模組協同工作，在 AI 邊緣推理、即時資料處理等場景下提高處理效率。在AI邊緣化、OTA碎片化、軟體敏捷化的今天，MCU的“智能化”越發依賴於記憶體能力。預計未來的 MCU 架構將越來越多地將儲存和計算結合，打造更高效、靈活且具有智能化能力的系統。結語過去十年，我們習慣將MCU視作“控制”系統的代表，其內嵌儲存只是配套元件；但在AI、SDV、邊緣智能紛至沓來的時代，儲存正在從幕後走向台前，成為計算架構不可分割的核心。這不僅是一次材料的更替、工藝的演進，更是MCU從“可用”走向“可擴展”、“可演進”的關鍵一步。在這場由嵌入式儲存引發的微控製器升級潮中，我們看到的不僅是頭部廠商的路線分化，也預見到整個產業鏈條——從代工到工具鏈、從汽車到工業應用——正在加速適配與演進。這場轉型，才剛剛開始。但我們也應能想到，這些新型儲存器的製造對材料、工藝和設計協同提出了更高要求，目前仍主要掌握在少數國際頭部廠商和代工巨頭手中。對於國產MCU廠商而言，這既是挑戰，更是必須迎頭趕上的關鍵戰役。 (半導體行業觀察)

這兩天，我不知道大家有沒有看到一條不太起眼的消息。 消息很簡單，就是一句話：意法半導體宣佈，將由華虹在中國生產40納米的微控製器單元（MCU）。 看完很提氣。 大家都知道，這幾年美國帶著一幫小弟，對著中國晶片猛下殺手。

關於歐洲晶片製造商意法半導體（ST）與華虹宏力合作的事情，華虹宏力的相關人員對此消息予以確認，表示「情況屬實」！ 11月22日消息，歐洲晶片製造商意法半導體（ST）日前宣佈，將與中國第二大晶圓代工廠華虹宏力合作，計畫2025年底在中國本土生產40nm MCU。 據媒體報導，華虹宏力的相關人員對此消息予以確認，表示「情況屬實」。 義法半導體CEO Jean-Marc Chery表示，中國市場是不可或缺的，是電動車規模最大、最具創新性的市場，與中國本地的製造廠達成合作，具有至關重要的作用。

多事之秋，正當全球都在評估川普的勝出對半導體乃至科技產業有何影響之時！國內半導體產業再傳喜訊，同時也再起波瀾！ 11月9日，在2024湖北省車規級晶片產業技術創新聯合體大會上，我國首顆全國產自主可控的高效能車規級MCU晶片——DF30正式發表。 一、一邊突破，一邊裁撤 據理解，DF30是業界首款採用自主研發的多核心RISC-V架構平台，整合了多個高性能硬體加速模組，透過國內40納米車規工藝開發，實現全流程國內閉環的晶片，具備強大的計算能力、良好的擴展性和相容性。同時，DF30適配國產自主AutoSAR汽車軟體作業系統，擁有完善的開發環境，填補了國內該領域的空白。

據武漢經開區發佈消息，11月9日，湖北省車規級晶片產業技術創新聯合體2024年度大會在武漢經開區舉行。會上，由東風汽車牽頭組建的湖北省車規級晶片產業技術創新聯合體發佈高性能車規級MCU晶片——DF30 ，填補中國國內空白。 DF30晶片是業界首款基於自主開源RISC-V多核架構、國內40nm車規工藝開發，全流程國內閉環，功能安全等級達到ASIL-D的高端車規MCU晶片，已通過295項嚴格測試。 DF30晶片適配國產自主AutoSAR汽車軟體作業系統，可廣泛應用於動力控制、車身底盤、電子資訊、駕駛輔助等領域。 (財聯社)