據彭博社援引歐洲外交關係委員會（ECFR）旗下智庫最新報告披露，若中國持續強化對關鍵稀土元素的出口管制，歐盟或將採取“對等反制”措施——推動荷蘭政府限制ASML對中國大陸客戶現有DUV光刻機的售後服務，甚至暫停相關裝置的維護與技術支援。這一提議標誌著中歐在高科技與關鍵資源領域的博弈正從“隱性摩擦”走向“顯性對抗”。報告指出，中國自2023年起逐步收緊對鎵、鍺、鏑、鋱等用於半導體、新能源和國防工業的關鍵稀土材料的出口許可，已對歐洲多個戰略產業造成實質性衝擊。而作為回應，歐洲方面正考慮將ASML在中國市場的巨大存在感轉化為談判籌碼。中國市場：ASML不可割捨的“收入支柱”根據ASML於2025年10月發佈的第三季度財報，中國大陸市場貢獻了高達24億歐元的系統銷售收入，佔其全球系統銷售額的42%。值得注意的是，其中超過90%的訂單來自深紫外（DUV）光刻機，尤其是NXT:1980Di及以下型號的成熟製程裝置。儘管美國主導的出口管制早已禁止向中國出口極紫外（EUV）光刻機，並對部分高端浸沒式DUV機型（如NXT:2000i及以上）實施嚴格限制，但大量用於28nm及以上成熟製程的DUV裝置仍被允許交付至非敏感用途的晶圓廠，包括汽車晶片、電源管理IC、工業控制晶片等廣泛領域。這些“非先進但不可或缺”的晶片，構成了現代工業社會的底層基礎設施。一旦ASML停止對已售裝置的維護服務，將直接導致中國數百條產線面臨停擺風險。歐洲的兩難：施壓 vs. 自損然而，此舉對歐洲自身亦是一把雙刃劍。ASML首席財務官羅傑·達森在財報電話會上坦言：“即便面臨地緣政治壓力，中國仍是ASML最大且最具韌性的單一市場。我們預計2026年來自中國的收入仍將保持穩定。”若全面切斷DUV售後支援，不僅將重創ASML營收——相當於一夜損失近四分之一的系統銷售收入，還可能加速中國本土光刻裝置的替代處理程序。這正是前CEO彼得·溫寧克多年來反覆警告的風險：“封鎖只會催生更快的自主創新。”事實上，這一趨勢已然顯現。在2025年上海灣芯展上，由上海微電子拆分成立的“上海芯上微裝”首次公開展示多款面向化合物半導體與先進封裝的國產光刻裝置。據《科創板日報》現場採訪，該公司核心團隊均來自原上海微電子光刻項目組，明確以“快速市場化”和“前道裝置攻關”為戰略目標。雖然目前尚無7nm以下邏輯晶片用國產光刻機問世，但中國已在刻蝕、薄膜沉積、清洗、量測等環節基本實現裝置全國產化。光刻，成為最後一塊“硬骨頭”。技術現實：DUV仍是不可替代的主力儘管EUV被視為摩爾定律延續的關鍵，但其高昂成本令多數廠商望而卻步。第一代EUV光刻機售價超1.2億美元，而新一代High-NA EUV更是飆升至3.8億美元。即便是台積電這樣的行業龍頭，也對大規模部署持謹慎態度。相比之下，DUV技術成熟、性價比高，配合多重曝光工藝，仍可支撐14nm甚至7nm晶片的量產——中芯國際即在2023年利用ASML NXT:1980Di裝置成功試產7nm晶片。兩年過去，受限於裝置獲取瓶頸，中國先進製程雖未突破5nm，但在成熟製程領域產能持續擴張，對DUV裝置的依賴有增無減。博弈升級：資源與技術的“相互挾持”歐洲智庫此次提議，本質上是一場“資源換技術”的戰略試探。稀土是晶片製造中不可或缺的材料——從磁體到拋光液，從雷射器到感測器，無不依賴稀土元素。而光刻機則是晶片製造的“心臟”。雙方各自握有對方難以短期替代的關鍵資產。但這場博弈的風險極高。若歐洲真對ASML售後下手，不僅可能觸發中方更嚴厲的稀土反制，還可能徹底激化中國加速建構“去美化+去歐化”供應鏈的決心。屆時，ASML或將永久失去全球最大半導體增量市場。正如一位不願具名的歐洲半導體分析師所言：“用今天的收入去賭明天的談判優勢，是一場危險的豪賭。而中國，已經不再是沒有備胎的玩家。” (晶片研究室)

01 前沿導讀據美國科技媒體Wccftech轉載《金融時報》的資訊報導稱：中國企業正在測試一款全新的前端製造裝置，該裝置搭載了浸潤式系統，可以製造14nm、7nm等製程工藝的晶片，這與ASML的浸潤式DUV光刻機在技術上面如出一轍。02 自主裝置自從美國對荷蘭政府施壓，對華封鎖了EUV光刻機之後，中國企業又花費了大量資源從ASML採購了未被限制的DUV光刻機，這些裝置在2022和2023年期間進行了集中交付。並且在同一年當中，中國的5G國產7nm晶片實現量產商用。2024年，美國政府的新一輪制裁來襲，在之前的基礎上實行DUV光刻機的出口限制，將NXT：1970i、NXT：1980i、NXT：2000i及以上型號這些較為先進的浸潤式DUV光刻機全部封鎖，切斷ASML與中國市場的一切合作。美國經濟歷史學家克里斯·米勒在其個人作品《Chip war》中寫到：中國第一步的發展方案是建立一個去美化的供應鏈體系，也就是在製造晶片的整個環節當中將美國供應商剔除，採用歐洲或者是亞洲的技術裝置。建立一個尖端、全國範圍內的供應鏈至少需要10年以上的時間，這段時間的投入成本將會超過1兆美元，一上來就走純國產供應鏈體系，相當不划算。並且在2024年的世界知識論壇當中，米勒也提到了EUV光刻機是ASML吸納了全球頂尖供應商，花費了30多年才完成的裝置，是人類迄今為止在工業裝置領域最複雜的產品。光是製作光源部件就需要450000個零部件以上，如果將每一個零部件全部國產化，那麼這個代價是不可估量的，除了必要的資金投入之外，還需要專業的技術人員和基礎的資源供應，這是一項需要打持久戰的工程。荷蘭科技記者馬克·海金克幾年前對ASML公司進行了專訪，他採訪了包括馬丁·范登布林克、范霍特、彼得·溫寧克在內的核心領導者。據ASML的領導層表示，早在2018年和2019年的時候，ASML就已經發現中國的上海微電子公司正在攻克浸潤式技術。該技術對於中國企業來說難度不小，那怕是造出來了國產浸潤式光刻機，距離投入生產線製造晶片也還需要一定的時間。不過美國的制裁限制，給了中國企業機會，迫使許多中國企業開始投入大量的資金去抱團發展，解決卡脖子的困境。中國的國產光刻機雖然較國際水平落後，但是在美國的封鎖下，中國晶片公司會主動採用國產裝置來製造晶片。在實際的製造中不斷提升自身的技術水平，中國企業很有可能將會在眨眼間變得羽翼豐滿，縮短與歐美國家的技術差距。03 全產業發展以往的國產裝置發展，其困難點不在於技術開發，而在於市場化發展。裝置是需要拿出來用的，是需要投入市場創造利益價值的，而不是放在實驗室裡和紙面的技術報告上。但是推動國產裝置的市場化發展又需要企業的支援，國外的裝置在性能和價格上優勢巨大，這也就造成了國內的企業不願意優先採用國產裝置，產業鏈陷入死胡同。這種局面需要有企業站出來支援國產裝置，並且帶動整個產業鏈變得活躍起來。美國的制裁在一定程度上推動了國產自主裝置的發展，但是也讓中國裝置企業出現了惡性競爭的情況，讓研發國產裝置變成了替代國產裝置，同類型企業之間不斷通過推出新產品來搶佔國內市場，造成產業鏈抗風險能力大幅度下降。中微半導體的董事長尹志堯先生在今年的半導體大會上面重點提到了這件事，並且呼籲國內的企業不要內卷，要分工明確的聯合起來一起解決卡脖子的問題。不管是北方華創、中微半導體、新凱來這種裝置公司，還是最近被爆出來的國產浸潤式光刻機，其背後均有國家政府的力量支援，正在一步步推動國產供應鏈的正循環發展。 (逍遙漠)

編者按:2025年3月，上海國際半導體展的鎂光燈下，一家中國企業的展台被圍得水洩不通。展台上，一台標註著“中國首台全自主28nm DUV光刻機”的裝置正在運行，玻璃罩內，雷射束精準地切割著矽片，如同在雕刻一塊微縮版的中國地圖。這家名為“新凱來”的企業，四年前還只是華為內部一個不足百人的研發部門。而此刻，它帶著31款裝置向ASML、應用材料等國際巨頭髮起正面挑戰。全球半導體產業的地殼運動，正在這家企業的展台上悄然發生。01 華為的“技術遺產”與一場隱秘的交接2021年的華為，正處於“至暗時刻”。美國商務部的一紙禁令，讓這家中國科技巨頭的全球供應鏈驟然斷裂。時任華為輪值董事長的徐直軍在一次內部會議上說：“我們要用三年時間，在半導體領域再造一個‘備胎計畫’。”鮮為人知的是，這場自救運動中埋下了一顆關鍵火種——華為將“星光工程部”整體剝離，轉由深圳國資委控股的深芯恆科技投資公司接手。這個成立於2018年的部門，原本承擔著華為自研半導體裝置的使命。在矽谷某智庫的評估報告中，這個部門被標註為“中國最危險的半導體技術儲備庫”。“這不是簡單的資產剝離，而是一次戰略性的技術轉移。”一位接近交易的投行人士透露，華為通過股權設計保留了核心技術授權和優先採購權，而深圳國資委則以500億元產業基金為新公司注入“國家資本”。這種“民企基因+國有資本”的混改模式，後來被業內稱為“新凱來模式”。02 破壁之戰：在技術無人區架橋鋪路半導體裝置被稱為“工業皇冠上的鑽石”，全球前五大裝置廠商壟斷著85%的市場。當ASML的EUV光刻機被西方嚴密封鎖時，新凱來選擇了一條更艱難的突圍路徑。2023年，其與哈爾濱工業大學聯合實驗室傳出突破：基於深紫外（DUV）光源的“多重自對準圖形化技術”，成功在45nm光刻機上實現7nm晶片試產。“這就像用普通手術刀完成了顯微外科手術。”中科院微電子所所長葉甜春評價道。儘管這種工藝的成本比EUV高出30%，但它讓中國首次觸摸到先進製程的脈搏。更值得關注的是，新凱來同步佈局的奈米壓印光刻技術，正在蘇州實驗室進行第三代原型機測試——這項可能顛覆傳統光刻路徑的技術，被日本經濟新聞稱作“東方人的技術奇襲”。刻蝕機的“極限遊戲”在刻蝕裝置領域，新凱來上演了更具戲劇性的逆襲。2024年，其“武夷山”系列刻蝕機進入中芯國際14nm產線，將晶圓良率從55%提升至78%。這背後是一組震撼的資料：裝置腔體溫度波動控制在±0.01℃，電漿體密度均勻性達98.7%，這些指標已超越應用材料同類產品。在深圳龍崗的華為基地，有一條直通新凱來研發中心的專用光纜。這條每秒傳輸40TB資料的“數字臍帶”，見證著兩個企業間複雜的共生關係。“我們給新凱來的不是訂單，而是一整套技術需求圖譜。”華為海思某負責人透露，從5G基站晶片的耐高溫要求，到手機處理器對鰭式場效應電晶體的特殊結構，華為將十年積累的“需求庫”向新凱來開放。這種深度協同產生了驚人的化學反應：新凱來ALD裝置研發周期從24個月縮短至14個月，故障預測演算法精準率提升至95%。更隱秘的是資本層面的聯動。通過深創投旗下的半導體母基金，新凱來與華為投資的科益虹源（光刻膠）、晶瑞電材（高純試劑）等企業形成技術聯盟。這種“鏈主企業+專精特新”的生態矩陣，正在重構中國半導體產業的底層邏輯。03 國家意志與市場邏輯的共振在新凱萊蘇州工廠的牆上，掛著三幅意味深長的照片：2000年張汝京創辦中芯國際時與上海市領導的合影；2014年國家積體電路大基金成立儀式；2022年新凱來首台光刻機下線場景。這三張照片，勾勒出中國半導體產業從市場換技術到自主創新的歷史轉折。國家大基金二期70億元的戰略投資，助力新凱來在三年內建成三大研發中心。新凱萊研發投入佔比始終保持在35%以上，是行業平均水平的2.3倍。這種投入強度背後，是國資委考核指標的創新——對新凱來的評估中，專利數量權重高於營收增速。但國家資本並未取代市場規律。在深圳國資委的混改方案中，新凱來管理層持有15%的期權池，核心技術人員享受項目利潤分成。這種“國家隊掌舵、市場機制划槳”的模式，或許正是其能快速迭代的關鍵。04 全球產業鏈的“中國變數”2024年，應用材料公司在年報中首次將新凱來列為“戰略級競爭對手”；ASML則緊急調整對華銷售策略，向中國開放部分DUV光刻機限購。這些變化背後，是一個正在被重塑的全球權力結構。諮詢公司貝恩的報告顯示：到2026年，中國半導體裝置國產化率將從2021年的7%提升至35%。而新凱來在其中扮演著“鏈主”角色——其供應商名單上，富創精密的真空腔體、江豐電子的靶材、華卓精科的雙工件台，這些曾經依賴進口的部件，如今都打上了中國製造的烙印。更具象徵意義的事件發生在2025年1月：新凱來宣佈在德國慕尼黑設立歐洲研發中心，這是中國半導體裝置企業首次在西方技術腹地建立前哨站。正如《經濟學人》評論：“當中國人開始輸出半導體技術標準時，全球化進入了新回合。”05 未完成的戰爭：在刀鋒上起舞雖然取得了重大技術突破，但是我們仍需保持清醒。畢竟，新凱來的28nm光刻機良率仍比ASML低15個百分點；其刻蝕裝置尚未進入台積電、三星的採購名單；在EUV領域，中國仍落後至少兩個技術代際。但歷史總是給予破壁者超額獎賞。1930年代，美國通用電氣衝破歐洲企業對鎢絲燈泡的壟斷；1970年代，日本尼康在光刻機領域超越德國蔡司；今天，新凱來們正試圖在半導體裝置領域復刻這些傳奇。後記新凱來的故事，本質上是兩種力量的交響：一個是華為代表的民營企業創新動能，一個是國家主導的產業升級意志。當這兩種力量在半導體領域交匯，產生的能量足以擊穿技術鐵幕。正如卡爾·馬克思在《資本論》中所言：“產業革命在它的故鄉英國準備好了的前提，在別處可能以政府主導的方式完成。”在21世紀的半導體革命中，中國正在書寫這個命題的新答案。新凱來的英文名Sicarrier本身的表達就是一種雙關:既做矽基攜帶者和引領者，又要成為新事物的繼往開來者。苟日新，日日新，又日新。期待新凱來凱旋歸來的那一天！ (哎呀AI)

你可能不知道，問世超過20年的DUV光刻機，還在發光發熱。沒有EUV的情況下，使用浸潤式DUV光刻機+多重曝光技術生產5nm晶片完全可行，不計代價的情況下甚至能做到3nm。儘管理論上可行，且在7nm節點上已被主流晶圓廠驗證過，但這需要諸多條件同時滿足，比如多重曝光中關鍵的“套刻精度”——多次曝光之間圖形對準的精度。此外，也還涉及到許許多多的製程手段，比如PSM相移光罩、模型光學臨近效應修正、過蝕刻、ILT反演光刻等，甚至基於最新的DSA定向自組裝光刻技術，在不依賴更高解析度光刻的情況下，也有生產5nm晶片的可能。當然，這麼做需要付出高昂的成本，一般晶圓廠不會採用這種極端的手段來量產先進工藝晶片，畢竟主流的方案都是經過市場優勝劣汰，篩選出來的最符合商業邏輯的製造方式。我們先從一個基礎知識講起，但如果你對工藝節點有系統的認知，可跳過第一部分。5nm是文字遊戲？想要搞清楚浸潤式光刻機+多重曝光到底能否做到5nm之前，需要先釐清什麼是5nm。在展開說線寬的話題之前，我們需要知道，電晶體的作用，線寬在這裡面扮演的價值。電晶體通過柵極（Gate）來控制電路的導通和截止，導通代表1，截止代表0，以此來實現二進制計算。柵極長度（Gate length）越小，電流通過電晶體的源極（Source）、漏極(Drain)的速度就越快，即晶片的性能越強。* 圖1：MOSFET場效電晶體平面結構示意圖過去，電晶體的柵極長度被定義為線寬，和工藝節點名保持一致，光刻、沉積、刻蝕、擴散都是縮小線寬的核心製程。隨著FinFET、Nanasheet這些立體的電晶體結構的問世，半導體行業開始著重突出等效性能的概念——雖然叫14nm，但它的柵極長度遠不止14nm。例如，英特爾的14nm工藝，柵極長度是24nm，台積電的7nm工藝，柵極長度是22nm。另一方面，線寬並不能作為衡量電晶體密度的特徵參數，這是因為即便線寬很小，但如果柵極之間的間距很大，單位面積內容納的電晶體數量依然無法提升。這個時候，如果要表示元件的微縮程度，就需要引出另一個關鍵指標——周距（Pitch，也有節距的叫法），如下圖。比如，過去1個單位面積下有9個電晶體，通過縮小周距，可容納10個電晶體。* 圖2：線寬/柵極長度、周距與半周距的關係90年代，0.35μm以前，工藝節點、半周距（Half pitch，即周距的一半）與柵極長度均一致，但在這之後，半周距、柵極長度與節點的對應關係出現分歧。從下面的圖表我們可以清楚看出節點，半周距與柵極長度的關係與演變。回到最開始的話題，當我們在說5nm的時候，其實只是在說它的製程節點，而並不是實際的線寬。許多朋友喜歡說，現在各家半導體大廠宣稱的多少nm工藝都是行銷話術，嚴格意義上，20年前所有工藝節點都是如此。10年前，行業進入14nm的FinFET立體結構時代，則徹底地打破節點、周距、柵極長度與線寬的關聯。沒有統一的標準自然會被企業拿來玩文字遊戲模糊概念，三星在其14nm節點首開先河，台積電為了不落人後馬上跟進，但保守的定義為16nm，只有自詡為“摩爾定律”堅定追隨者的英特爾，當時還在死磕傳統線寬的命名方式，直到2021年才全面修改節點命名，跟隨競爭對手的節奏。但這有問題嗎？其實一點問題都沒有。電晶體早就從平面變為立體結構，如果我們把線寬的概念轉化為單位電晶體密度(MTr/mm2，即每平方毫米百萬電晶體數)，會發現摩爾定律並沒有消亡，只是以一種不同的形態繼續生效——電晶體單位密度仍一直在增加——原本摩爾定律規定的就是“電晶體數量每18個月提升一倍”。電晶體密度江湖裡的搏殺針對電晶體的各種特徵尺寸多而複雜，每個廠商都有不同的定義設計，不同廠商相同製程工藝的產品也不完全具有可比性。目前直觀比較各家製程差異的唯一辦法，就是回歸摩爾定律的本質，對比電晶體密度，即單位面積內的電晶體數量 : MTr/mm2(每平方毫米百萬電晶體)。下面的圖表將可以讓大家對主流Fab在各種節點的尺寸與電晶體密度變化有直觀的比較, 這張表將能讓你對半導體行業有一個全新的認知。備註1 : "CCP: 接觸柵極間距" ,  "cell height: 單元高度" , "Fin Pitch: 鰭間距" , "MMP: 最小金屬間距" ,  "MTr/mm2: 每平方毫米百萬電晶體數量"備註2:  2024下半年可能量產的N+3也就是傳言已久的中國國產5nm在120左右 , 約為台積電N6或N7+水平，與真正的5nm(180Mtr)差距不小。備註3: TSMC 從3nm開始採用PPA也就是功耗（Power）、性能（Performance）和面積（Area）來闡述晶片製程的提升 , 密度僅作為輔助資料 , 舊的MTr路線圖不再適用 , 3nm的MTr僅供參考 , 2024推出的N3E PPA高於2023的N3B但電晶體密度卻更低 .根據上表的資料，在14nm節點英特爾、台積電、三星單位電晶體數量都是每平方毫米0.3億顆左右。10nm開始，英特爾將14nm+++改為Intel 10，名字是跟上了，但電晶體數量卻成了倒數第一，而三星則是在10nm的最佳化版，即三星的8nm節點，才提升至與台積電大致水平。2018年台積電利用浸潤式光刻機1980Ci，配合四重曝光技術率先量產7nm，三星在隔年以更先進的EUV光刻機應戰，但失去了先機，加上對EUV光刻機的熟悉不足，結果良率低下，最後以自家三星手機放棄獵戶座晶片，轉而搭載高通晶片以及開出比台積電低30%的代工費用，勉強留下大客戶高通，英特爾這時候還在擠14nm+++的牙膏，7nm一役台積電大殺四方。台積電7nm從DUVi的N7、N7P，到EUV的N7+及N6共四個版本，電晶體密度從0.91提升到1.16億，三星為0.95億，英特爾2020年才量產1億電晶體密度，而在這個節點上，台積電已先一步幫華為生產出全球首款5nm手機晶片麒麟9000，電晶體密度達1.5億+。2020年，三星宣佈量產5nm，但電晶體密度只從7nm的0.95億小幅提升至1.27億，改良版4nm也只有1.37顆億電晶體，遠遠不如台積電初代5nm的1.5億，與台積電1.8億的5nm改良版N4P差距更大，只能算作7nm的升級版。3nm節點上，三星也存在類似的問題。2021年英特爾宣佈全面改名節點，英特爾10nm改成Intel 7，原本的7nm改成Intel 4，並把後續節點細化成了Intel 3、Intel 20A、 Intel 18A。英特爾CEO帕特·基辛格雖然提出了4年5個節點的路線圖，但實際上Intel 7本身就是已量產的10nm，Intel 4與Intel 3是同一節點的細分最佳化版本，所以這5年真正要攻克的是3個節點。中國方面，這次央視報導的中國國產5nm，應該就是市場沸沸揚揚傳了多年的N+3工藝，去年原本要搭載在某旗艦手機上，結果delay了，本來想今年旗艦手機肯定能上，結果被這顆給搶了頭香。至於這顆所謂中國國產5nm的工藝細節就在上面MTr的表上，而且很快就會有各路的拆解報告與電鏡的分析，大家可以拭目以待。如果以台積電標準來看，這顆中國國產5nm只能說是7nm最佳化版，畢竟MTr與台積電5nm有不少差距，與三星的假5nm還要差點但也接近，所以玩點文字遊戲叫5nm也沒問題，更精準的叫法應該稱為6nm。目前半導體行業多少nm已經是各家半導體fab各說各話的行銷話術，三星能玩文字遊戲，我們當然也可以，筆者給出MTr表來橫向比較，只是讓同學們可以有一個更直觀的對比。各家工藝分析對比可加入筆者知識星球瞭解，有更為詳細全面的分析。有一個現像是值得注意的——摩爾定律的節點推進時間從原本18個月到24個月，進入7nm以後則是延緩到24~30個月，2018年量產7nm，2020年量產5nm，2023量產3nm，2025量產2nm，大概為2~3年左右推進一代。以目前可知技術來看，1.4nm還能保持目前速度，1nm往後節點大機率拉長到40個月以上，但這只是線寬微縮的放緩，並不影響電晶體數量的提升不過後摩爾定律時代，電晶體提升沒辦法像以前每次翻倍的增長，增長越來越少是必然趨勢。在可以確定的20年內，也就是後摩爾定律時代晶片電晶體的總數將持續快速增長，甚至在單晶片功耗上超越原本的摩爾定律。比如3月份台積電的劉德音與黃漢森在IEEE發表的文章，預測未來10年內，人類就可以製造出一兆顆電晶體的GPU單晶片，而且未來不再是通過單一以光刻機技術為代表的線寬微縮手段來提升電晶體數量，結構的最佳化、2D新材料以及先進封裝每一個技術，都能有效並持續的提升電晶體數量。量產與良率成為模糊地帶過去搶先量產，是英特爾、三星、台積電三強競爭的重要關鍵，誰先量產誰就能掌握先機。但現在，各家對節點定義的差距巨大，比如都說自己是5nm，但電晶體密度天差地別，從這個角度來看，對台積電還有一點點威脅的是英特爾，三星已經不在競爭的行列。三星還有個玩法就是在良率上動手腳，一個新節點多少良率才算是達到量產水平，這是最說不清的環節。按台積電的做法，有外部客戶願意在當前良率下單，並順利產出才稱為量產，也就是所謂的商業量產。三星每個節點的首發客戶基本都是內部的三星電子，一般在低良率階段開啟風險試產並同時對外宣稱量產。將研發中個位數良率拿來宣佈量產，這麼做只是為了宣傳，不會有任何實質意義，因為良率不足的壞片，慣例是由客戶承擔，同等密度情況下，客戶肯定是優先下單給良率最高的晶圓廠。在密度跟良率都落後的情況下，只有降低代工費用才能搶到零星客戶，還得承擔良率不足的壞片成本，但晶圓廠這麼幹，沒有任何賺錢的可能性。有一點需要注意，相關廠家有時候會透露自己良率已經到60%甚至80%，但這其中也有模糊地帶，一般情況下80%的良率，只是對應礦機ASIC這種簡單晶片，手機AP（Application Process，手機中的應用處理器CPU）的良率則有可能不到50%，而如果是GPU這類面積大的晶片可能只有20%出頭。同樣的7nm工藝，生產不同產品良率截然不同，但廠家可能只告訴你最好的那個，這也是行業的貓膩之一。晶圓廠的量產時間與良率是一個可以大做文章的模糊地帶，這種對比絕非簡單製程節點的同比，而要看單位面積的電晶體密度以及真正可以拿到商業客戶訂單的量產時間與良率，才叫商業量產。2020年，三星宣佈量產5nm晶片，看似贏了對手，但一比較兩者電晶體密度與良率，就會得出完全相反的結果。這個現像在中國的fab更為常見，不過好在中國fab有大量的政府補貼，良率低沒事，只要能做出來就好，這是第一要務，只要能做出來，隨著時間推移，良率自然越來越高，我們的fab甚至有比沒客戶的三星有更多的實操經驗，這可是最寶貴的。沒有EUV，怎麼做5nm？前面的幾個部分，給大家講了過去的5nm、現在的5nm對應的概念。簡單總結，20年前如果說5nm，對應的就是線寬，電晶體的柵極長度，但是今天再說5nm，實際上就是一個工藝節點的符號，比起這個符號，單位面積下的電晶體密度才能高下立判。接下來，我們將通過一系列的講解，來告訴大家，在沒有EUV光刻機的情況下，通過那些手段，來實現所謂的“5nm”、“3nm”，根據林本堅博士的講座，我們可以先從一個核心的光學解析度公式開始（提示：這不需要太多數學基礎，往下看即能看懂）：半周距Half Pitch = k1λ／sinθ。Half Pitch：參照文章圖2，線寬/柵極長度+線與線的間距即Pitch，再乘以1/2即Half Pitch。k1：與工藝有關的係數，縮小Half Pitch的關鍵，是所有晶圓廠光刻工藝工程師致力縮小的目標,也是我們要討論的核心。λ：光刻中使用光源的波長，從g-line的436nm，降到EUV的13.5nm，是光刻機製造商努力的目標。sinθ：與鏡頭聚光至成像面的角度有關，基本由鏡頭決定，也是光刻機製造商努力的目標。不過由於光在不同介質中，波長會改變，在考慮如何增加解析度時，需要將透鏡與晶圓之間的介質（折射率n）一併納入考量，公式則變成了Half Pitch = k1λ／nsinθ（註：nsinθ即光刻機的數值孔徑NA）* 圖3：光線通過透鏡系統聚焦成像示意圖，n為介質折射率，θ為鏡頭的聚光角度以193nm光源的浸潤式光刻機為例，其k1為0.28，水的折射率n為1.44，sinθ為0.93，其Half Pitch=（0.28×193）/（1.44×0.93）=54.04/1.3392≈40nm，即解析度為40nm。所以，如果要提高光刻機的解析度，可以調整公式中的變數，擴大分母或者縮小分子，對應有四種可能性：即增加聚光角度，提升sinθ、提高介質的折射率n、降低k1係數、採用波長更λ更短的光源。其中，降低k1係數是目前晶圓廠層面最大的突破口之一，可重點關注。1）提升sinθ：研發巨大複雜的鏡頭sinθ與鏡頭聚光角度有關，數值由鏡頭決定，sinθ越大，解析度越高。光刻機所使用的鏡頭由非常多大大小小、不同厚薄及曲率的透鏡，經過精確計算後，仔細堆疊組成的，需要靠起重機來吊裝，目前光刻機的鏡頭系統接近6000萬美元，EUV鏡頭系統甚至超過一億美元。* 圖4：0.9NA光刻機鏡頭系統，NA（數值孔徑）= n × sin θ做得這樣複雜也是為了儘可能將 sinθ逼近理論極值1。目前ArF光刻機的鏡頭可將 sinθ值做到0.93，EUV光刻機目前只能達到0.33，Hyper-NA EUV的目標值是0.75，也是ASML的終極項目，如果未來沒有新技術發明出來，這很可能是晶片物理光刻技術的終結。2）縮短波長：材料與鏡頭的精準搭配縮短波長主要依靠光源的改變，比如g-Line，i-Line的UV(紫外光)，KrF，ArF的DUV(深紫外光)再到目前13.5nm波長的EUV(極紫外光)，如果波長再短就是X-ray。改變光源可以獲得想要的波長，但鏡頭的材料也必須相應改變，材料可選項也會越少。另一種解決方案是在鏡頭組中加入反射鏡（下圖黃色部分），這樣的鏡頭組合稱為反射折射式光學系統。不管什麼波長的光，遇到鏡面的入射角和反射角都相等，以反射鏡取代透鏡，就可以增加對光波頻寬的容忍度。* 圖5：193nm的ArF光刻機所使用的鏡頭系統，從圖中可看到在透鏡組合之間加入了反射鏡。到了EUV的13.5nm波長時，整組鏡頭都採用反射鏡，稱為全反射式光學系統，這種系統必須設計得讓光束相互避開，使鏡片不擋光線。此外，相較於透鏡穿透的角度，鏡面反射的角度對誤差的容忍度更低，必須非常精準。光源改變不僅會影響鏡頭材料，也牽涉到光刻膠的材料，涵蓋化學性質、透光度、感光度等特性，這也是個浩大的工程，需要無數的材料及配方去應對不同製程的layer。其中，感光速度是節省製造成本的關鍵，每次曝光多幾秒那對晶片製造來說都是不可承受的成本。3）提高折射率n值：浸潤式光刻技術在增加解析度的路上，還可以調整鏡頭與晶圓之間的介質。由前台積電研發副總林本堅提出的浸潤式技術中，將介質從折射率接近1的空氣，改成折射率1.44的水，形同193nm波長等效縮小1.44倍至134nm。* 圖6：乾式光刻系統與浸潤式光刻系統的差異浸潤式技術讓半導體製程可以繼續使用同樣的波長和光罩，只要把水放到鏡頭底部和晶圓之間就好。理論很簡單但難點在於，例如浸液系統中的DI Water（去離子水）中的空氣會產生氣泡，必須完全清除，且要讓水快速流動使之分佈均勻，保證成像效果。我們瞭解過，ASML浸潤式光刻機的Alpha機，單單浸液系統，在台積電南科專門跟林本堅團隊修改了7-8回，耗時兩年多。Alpha機完成後的Beta版還得組織龐大的人力在晶圓廠消耗無數晶圓，把原本上千個缺陷，降到幾百個、幾十個，最後降到零，這是一個艱苦的過程。4）降低 k1：解析度增益技術（RET）提高解析度的最後一條路，就是降低 k1值，這是晶圓廠裡光刻工藝工程師工作的重中之重，也是離我們最近的一條路線。將k1降下來，是DUV光刻機製作5nm晶片的關鍵。首先要解決的問題是“防振動”，就像拍照防抖一樣，在曝光時設法減少晶圓和光罩的相對振動，使曝光圖形更加精準，恢復因振動損失的解析度；其次是“減少無用反射”，設法消除曝光時晶圓表面所產生的不必要的反射。改良上述兩項參數，實測的資料顯示，基本可以將k1控制在0.65的水平。進一步提高解析度還需要使用到雙光束成像，分別有偏軸式曝光及相移光罩兩種。偏軸式曝光是調整光源入射角度，讓光線斜射進入光罩。透過角度調整，這兩道光相互干涉來成像，使解析度增加並增加景深。相移光罩則是在光罩上進行處理，讓穿過相鄰透光區的光，有180度相位差。這兩種做法都可以讓k1減少一半，但都屬於雙光束成像的概念，不能疊加使用。到這裡，基本可以使k1控制在0.28。再進一步降低 k1，殺手鐧是用兩個以上的光罩，也就是大家耳熟能詳的多重曝光。最通俗的解釋就是將密集的圖案分工給兩個以上圖案較寬鬆的光罩，輪流曝光在晶圓上（如下圖7）。圖7：28nm光刻機使用的光罩示意圖，光透過白色孔照射在晶圓的光刻膠上呈現黃色圓點，借助2個光罩分兩次曝光，以實現解析度的提升不過，因為曝光次數加倍，在WPH（晶圓片數/小時）不變的情況下，晶圓產出效率降低了一半，多次曝光也將導致良率的降低，更低的產出加上更低的良率，這對“成本即一切”的半導體行業來說是不可承受之重，而曝光次數增加導致的低產出無可避免，工程師們唯一可以挽救的唯有良率。在浸潤式光刻機上，疊加使用光學鄰近效應修正、光源與光罩聯合最佳化等技術，可以讓k1值下探到0.2，解析度可達28nm。採用雙重曝光，k1可以從初始的0.28降至0.14，解析度則達到20nm。採用四重曝光則可以將k1降到0.07，解析度達到10nm左右，甚至比EUV光刻機的11.5nm的解析度更高，這就是浸潤式光刻機多重曝光做7nm、 5nm甚至3nm的理論依據。雖然理論簡單，但實踐起來就沒那麼容易，這其中自對準多曝光技術最為重要，借助這項技術可以讓k1值成倍的縮小，而這項技術最關鍵的就是光刻機的套刻精度(Overlay)，它決定了晶片上下層的對準精度，進而決定了多重曝光的良率。提高套刻精度的辦法之一，就是拿到更高精度的裝置，比如2100i DUV光刻機。另外，每家晶圓廠掌握的技術也不盡相同，目前能把多台套刻精度（MMO）做到無限接近單台套刻精度（DCO），全世界僅台積電一家。這是基於光刻機性能以外的know how，有兩個資料可供參考：台積電用MMO:2.5nm的1980ci光刻機+四重曝光良率超過80%，而我們大陸廠用MMO:1.5nm的2050i+四重曝光下，經過2年的不斷努力，良率接近50%。去年，比利時微電子研究中心（IMEC）去年發佈了浸潤式光刻機借助八重曝光做5nm的技術方案。其他技術路線上，IMEC和Mentor還共同建立不需加入任何冗餘金屬，沒有額外的電容SALELE(自對準-光刻-刻蝕)技術，以及跳脫了傳統使用光罩的光刻，以材料研發為方向，先合成聚合物再加熱處理產生特殊的化學互動作用，就會自動對齊成為比原來小四分之一結構的“定向自組裝技術”（Directed Self-Assembly，DSA）。另外，由於EUV太容易被吸收，無法像DUV一樣用水折射增加折射率n值，ASML通過High-NA，Hyper-NA提高sinθ這種路徑最終會走到盡頭，所以晶圓廠製程端，可以大幅度降低k1的多重曝光就成了不論DUV，還是EUV都繞不開的技術，這也意味沉積與刻蝕裝置更加的重要，AMAT、LAM、TEL三巨頭無不卯足了勁發展相關技術，包括更複雜的脈衝，更精細的控制，更大功率的工具，尤其是原子層沉積與刻蝕技術，都將改變原來的工藝路線。總結根據ASML的公開資料顯示 , 可能已有2100i光刻機進口中國 , 這是做多重曝光的神兵利器 , 擁有目前市面上最高套刻精度的DUV浸沒式光刻機 , 那麼用2100i光刻機是否就能做到5nm晶片呢?從上述各式各樣的光刻技術來看當然沒問題 , 但這一切需要搭配性能更好的沉積(Deposition)、刻蝕(Etch)裝置 , 沒有這些更好的配套裝置很遺憾 , 即便有EUV光刻機也無法做到真5nm , 更何況目前中國只有DUVi，畢竟整個晶片製程不是只有光刻 , 這是目前中國半導體面臨的最嚴峻問題 , 因為不論沉積或刻蝕製程中最高端的裝置都掌握在美國的AMAT以及LAM手上 , 日本TEL雖然很強但在許多細分領域也沒有可替代品。可以這麼說 , 此時此刻中國Fab在7nm以下先進製程上遇到最大的瓶頸並非光刻機 ,而是被美國拿捏的先進沉積與刻蝕裝置 , 因為我們手上的光刻機理論都能達到5nm , 無非套刻精度也就是良率高低的差別 , 也正是這個原因 , 我們只能利用既有的裝置在7nm這個環節不斷最佳化。再回到最初作者整理的各家單位電晶體密度的表中 , 我們能發現未來中國國產晶片不論N+3或者N+4電晶體密度都難達到真正5nm的180MTr/mm2 , 而是像三星一樣只是7nm的最佳化再最佳化。當然最佳化版的N+3推出之際 , 必然又會撲天蓋地各種突破封鎖 , 中國國產5nm達成 , 透過文章我們可以清楚 , 未來的所謂中國國產5nm是以獲取國外先進設備與材料為基礎 , 高昂的生產成本(多重曝光)為代價 , 加上玩點文字遊戲取得的成果 , 但即便如此它也遠遠不是5nm晶片而是6nm。這我們必須客觀地看待。當然被重重限制的我們能取得這樣的成就是真心令人讚嘆 , 但不應該無腦並背離事實的吹噓與捧殺。此時此刻對於中國半導體行業來說 , 夯實技術能力與攻關突破同樣重要 , 在發展光刻機的同時更要重點突破先進製程需要的沉積與刻蝕裝置 , 針對性的突破必然更快速。能買到的裝置先利用起來 , 重點攻關極需且缺乏的裝置 , 這能給被制約的中國半導體行業爭取更多時間 , 必須用一切辦法與全球領先集團保持固定距離而不被拉開 , 所謂攻關突破是要加入時間因素考量的 , 因為對手一直在進步 , 壓根沒有摩爾定律將終止 , 對手會在原地等我們的可能 , 如果攻關突破不限時間 , 沒日沒夜的工程師埋頭苦幹之後是對手越跑越遠 , 那這樣的突破就失去了意義 。再回到文章第二部分的電晶體密度表，此次官媒高調的宣傳中國國產“5nm”也並非第一次由官方來背書半導體突破。數年來，中國半導體的宣傳特性如出一轍，每年各式各樣的突破在媒體甚至官媒都會大肆報導，比如2023年新華社的28nm光刻機即將交付，至今也了無音訊。2024年工信部指導目錄的8nm套刻精度的光刻機，事實上是90nm光刻機，這幾年筆者給官媒錯誤報導的澄清文章實在不少。其實宣傳每天這突破那突破，最重要的是我們先進製程的晶片產能倒底有沒有上來，市面上採用中國國產先進製程的晶片到底有沒有出貨量大增。結果數年下來，中國國產晶片的產能還是不多，不見有太大長進，比如從2023年到現在2025年，市面上的麒麟晶片的產能始終有限，壓根沒有看到晶片產能大幅度上漲的跡象。筆者從2022年以來至今寫了無數文章闡述，在知識星球也多次發佈中國國產光刻機、先進製程與產能擴產情況，到現在2025年重新審視，幾乎每一次說的都是正確的。無論如何，相關議題是筆者長期跟蹤的重點，至今幾乎全預測正確，對中國國產先進製程擴產，光刻機進度有興趣歡迎加入筆者知識星球。我相信很快就會有中國國產5nm鋪天蓋地的宣傳文章，但我們必須清楚地知道，它與真正的5nm還有很大的差距 , 而且也不是用中國國產裝置製造，這些行業事實，我們也必須清楚，不能盲目誇大。對中國半導體行業來說，更重要的是晶片電晶體密度是否能夠有效推進，只要性能有所提升，即便是N+2到N+3這樣的微幅提升，那毫無疑問也是我們中國的下一代工藝。只要能持續不斷地推進，證明中國半導體行業從上到下的努力不放棄 , 即便在西方重重封鎖之下 , 我們也必須向施壓者證明 , 一切並不會如西方所願 , 讓我們失去繼續迭代的能力 , 這個訊號的釋放絕對是必要的。 (梓豪談芯)

光刻機無疑是中國國產半導體裝置的大爆點，近日印發《首台（套）重大技術裝備推廣應用指導目錄（2024 年版）》通知，在檔案列表包含國產氟化氪光刻機（110nm），和氟化氬光刻機（65nm）的內容。具體通知如下： 於是，這兩天在公眾號後台有不少網友問飆叔，這是否意味著國產光刻機取得了巨大突破呢？國產光刻機是否可以生產製造8nm，甚至以下製程晶片？ 一、中國產DUV光刻機，正式解鎖 首先來說，第一個問題，工信部發布的這個通知來看，國產光刻機確實取得了巨大突破。

你可能不知道，問世超過20年的DUV光刻機，還在發光發熱。 使用浸潤式DUV光刻機+多重曝光技術生產5nm晶片完全可行，不計代價的情況下甚至能做到3nm。 儘管理論上可行，且在7nm節點上已被部分晶圓廠驗證過，但這需要諸多條件同時滿足，比如多重曝光中關鍵的“套刻精度”——多次曝光之間圖形對準的精度。 此外，也還涉及到許許多多的製程手段，比如相移光罩、模型光學臨近效應修正、過蝕刻、反演光刻等，甚至基於最新的定向自組裝光刻技術，在不依賴更高解析度光刻的情況下，也有生產5nm晶片的可能。

華為海思麒麟9000S的面市，預示著中國已經可以使用DUV 光刻技術實現了7 奈米級節點的晶片製造，這提出了一個問題：透過多重曝光方法，DUV 微影技術能走多遠？ 根據國外科技媒體semiwiki報道，CSTIC 2023的最新發表指出，中國研究小組目前正在考慮將基於DUV 的多重圖案化擴展到5 奈米，甚至考慮在一層使用6 個掩模。比較基於DUV和EUV的方法在前進到3奈米時，可以得到一個有趣的結論。 LELE光刻 最基本的多重圖案化形式是所謂的"光刻-蝕刻-光刻-蝕刻"（LELE）方法，其本質是在進行基本光刻後再進行兩次蝕刻。