電晶體是現代科技的核心，而矽器件的不斷進步使得電晶體成為可能。但未來電晶體將如何進一步發展，目前尚不清楚。1925年10月，移民到美國的奧匈帝國人尤利烏斯·埃德加·利利菲爾德（Julius Edgar Lilienfeld）申請了“控制電流的方法和裝置”的專利（圖1）。他從未將這一概念（利用一個端子上的電場來改變另外兩個端子之間的電流，因此是一種場效應電晶體）發展成可工作的原型，而當時的半導體技術可能不足以做到這一點。但1947年12月，威廉·肖克利（William Shockley）、約翰·巴丁（John Bardeen）和沃爾特·布拉頓（Walter Brattain）在貝爾實驗室發明了一個可工作的電晶體（儘管是點接觸電晶體）。圖片說明：這張圖取自美國專利“電流控制方法和裝置” ，該專利於 1926 年 10 月提交，並於 1930 年 1 月獲得授權；更早的一項專利於 1925 年 10 月在加拿大提交當時，很難想像電晶體在利利恩菲爾德專利獲得後的100年裡會產生如此深遠的影響。首先，當前人工智慧領域的革命正是矽基互補金屬氧化物半導體 (CMOS) 技術進步的直接結果，這項技術使得電晶體變得更小、更便宜、更強大。事實上，電晶體是人類歷史上製造數量最多的“物品”之一：據估計，到2018年，人類已經製造了約130億億（1021）個電晶體，而且自那時起，製造的數量很可能還會更多。不出所料，電晶體技術的發展在《自然電子學》所涵蓋的研究中佔據了相當大的比重，並且仍在持續進步。在半導體行業的引領下，新材料（例如高k電介質）和非平面架構（例如鰭式電晶體和環柵電晶體，它們可以實現更高的驅動電流，從而更好地控制單位通道面積的靜電）以及新的加工和設計技術得到了探索。此外，進一步的改進——例如在封裝和三維繫統方面的改進——似乎也有望實現。然而，隨著矽基本物理極限的逼近，在縮小傳統電晶體尺寸方面所能取得的明顯進步越來越少。這促使學術界的研究人員開始尋找替代半導體，其中包括二維過渡金屬二硫屬化物和一維碳奈米管。而且，此類系統的功能也在持續快速發展。例如，僅在今年，《自然電子學》就報導了接觸柵極間距小於 60 奈米的二硫化鉬 (MoS2) 電晶體、用於二維器件整合的新型轉移技術，以及用於製造范德華異質結構電晶體的二維電介質。在本期中，還有一篇關於在氧化鋯 (ZrO2)——一種與工業相容的高k電介質——和二維二硫化鉬之間形成清潔范德華介面的報導。很難預測未來十年，甚至更遑論未來一百年，電晶體技術究竟會是什麼樣子。而新的平台——例如基於憶阻器或量子位元的平台——或許會在某個時候取代該技術在某些任務上的應用。儘管如此，電晶體似乎仍將在相當長的一段時間內保持主導地位。 (半導體材料與工藝裝置)

一場中美荷晶片戰完全沒有好轉跡象。2025年10月19日早上，安世半導體通過社交媒體發佈《安世中國致全體員工》文章， 強硬表示兩點意見：其一，全體員工應當繼續執行安世中國公司的工作指示。對於任何其他未經安世中國公司法定代表人同意的外部指示（即使通過outlook、teams等方式傳送），大家有權拒絕執行而不構成違反工作紀律或者法律規定。其二，安世中國團隊的工資、獎金及其他福利將繼續由安世中國公司而不是Nexperia荷蘭主體發放。安世中國有能力、有責任、有意願保障全體員工權益。這一最新表態源於10月16日凌晨安世半導體中國收到總部通知將不再支付中國員工勞動報酬，並且當天早上公司系統權限也被全面中斷。10月17日，安世半導體以全體中國員工名義向客戶發出通知書，將這家全球功率半導體巨頭的營運危機昭告天下。它說：“我們目前正遭遇無情且明顯違背法律與道德底線的打壓。中國市場已經被歐洲現任管理層拋棄。”短短24小時內，從生產調度核心系統到客戶對接的業務連接埠，中國區員工的系統權限被全面凍結，關鍵流程瞬間陷入停滯，直接衝擊中中國國產能。這意味著9月30日荷蘭政府將安世半導體全球30個主體納入資產、智慧財產權、人員調整全面凍結範圍危機事件發酵速度遠超預判。不過，10月19日上午，安世半導體荷蘭總部卻對其予以否認，稱相關指控是錯誤的。其寫道：“我們已獲悉安世半導體中國實體的個人散佈此消息，謊稱安世半導體和荷蘭政府已放棄中國市場，工廠目前已在新實體下獨立營運。此外，還有人聲稱安世半導體未向其員工支付工資。這些說法與事實不符，且具有誤導性。”安世半導體荷蘭總部表示已將這些指控報告給政府部門，並補充說該公司“仍然致力於服務其在中國的員工和客戶”。無論如何，中國乃至全球車企又開始陷入瘋狂搶奪晶片的痛苦之中。安世半導體是全球功率半導體領域的核心玩家。據ICwise統計，2023年全球功率分立器件企業TOP10中，安世位列第三，僅次於英飛凌、安森美。2024年，它在小訊號MOSFET、二極體與電晶體、ESD保護器件等多個細分領域的市佔率均登頂全球。到2025年上半年，其車規功率MOSFET的市場份額穩定在14%。“少一顆二極體都可能讓整條汽車產線停擺”，已成行業內的共識。如今安世半導體陷入“癱瘓”，對於高度依賴安世晶片的車企而言，這無疑是致命打擊。國外，寶馬、大眾、特斯拉均是其核心客戶；中國，絕大多數主機廠也都是其客戶。當地時間10月16日晚間，歐洲汽車製造商協會（ACEA）發文表達深切擔憂，稱若安世半導體的晶片供應中斷問題無法立即得到解決，歐洲汽車製造業可能會受到嚴重影響。而諸多中國主機廠採購負責人也告訴《鈴軒之聲》（《汽車商業評論》旗下專門從事汽車零部件產業報導的媒體），他們從兩周之前就已經開始緊急保供。那麼，當下這場危機從何而來？它又將如何發展？安世前世今生安世半導體的特殊身世，註定其成為地緣政治的“風暴眼”。這家企業的歷史可追溯至1920年，以真空管技術起步後，歷經電子管到電晶體的技術革命，在分立器件領域積累了深厚的車規級、工業級製造經驗，並長期作為荷蘭飛利浦半導體核心部門存在。2006年，飛利浦半導體部門正式獨立為恩智浦（NXP），而此前深耕多年的標準器件業務，順理成章成為恩智浦的核心類股之一，繼續在功率分立器件、邏輯IC等領域鞏固優勢，車規級產品的市場份額也在此期間穩步提升。轉折發生在2015年。當年，恩智浦計畫收購汽車晶片巨頭飛思卡爾，這筆行業重磅併購若要落地，必須通過多國監管審查，其中，中國商務部的反壟斷審查尤為關鍵。為滿足審查要求，恩智浦不得不剝離旗下射頻功率電晶體業務及核心的標準器件部門，而這部分被剝離的資產，正是後來安世半導體的雛形，也是當時全球功率半導體領域少有的“技術+產能+客戶”三位一體的優質標的。2016至2017年間，由北京建廣資產與智路資本組成的中國財團，敏銳捕捉到這一機遇，以約27.5億美元的價格將恩智浦的標準產品業務收入囊中。2017年2月，這筆交易完成後，該業務正式更名為“安世半導體（Nexperia）”，並依據荷蘭法律架構，成為一家獨立營運的企業，並首次打上了“中資背景”的鮮明標籤。2019至2020年，最早為手機 ODM 企業的聞泰科技通過分階段併購的方式，最終以超330億元的交易總額，完成對安世半導體100%股權的收購。這起當時中國半導體領域規模最大的跨境併購，不僅讓聞泰科技從傳統ODM廠商成功轉型為“晶片設計+製造”的綜合型企業，也讓安世半導體獲得了中國市場的產能支撐與管道優勢，為其後續發展按下“加速鍵”。安世半導體是全球功率分立器件企業TOP10中唯一持續保持大幅增長的玩家。 2025年上半年中國區營收佔比已達48%，服務網路覆蓋全球2.5萬家客戶。車規級MOSFET、ESD保護器件等核心產品的全球市佔率也躍居前列。更關鍵的是，它在此期間建構起“歐洲技術核心+中中國國產能基地+中國市場腹地”的獨特全球佈局。荷蘭、德國的研發中心牢牢掌控核心設計技術，廣東東莞工廠則承擔起全球70%的封裝測試產能，終端產品中80%流向中國市場。這種深度繫結的全球協作模式，在地緣政治升溫時必然成為矛盾焦點。“中資擁有”的標籤這場衝突最早的矛盾伏筆出現在聞泰科技旗下的安世半導體對荷蘭半導體初創公司Nowi的收購交易中。Nowi主打低功耗無線能量採集電源管理晶片，被荷蘭政府視作“物聯網核心技術儲備”。2022年11月11日，安世半導體宣佈完成對Nowi的收購。2023年上半年，荷蘭經濟部突然以“涉及國家安全”為由啟動追溯審查，要求安世半導體提交技術轉移清單、核心員工變動記錄等數十項檔案。2023年11月28日，雖荷蘭政府以“未發現實質風險”批准了該收購交易，但過程中荷蘭政府反覆強調“中資背景的技術管控必要性”。這種帶有預設偏見的審查邏輯，已為雙方埋下信任裂痕。2023年地緣局勢的變化讓安世的處境愈發微妙。這一年1月，美國便施壓荷蘭、日本達成三方協議，推動兩國啟動對華半導體裝置出口管制——這一背景下，安世半導體的身份定位開始成為爭議焦點。彼時安世半導體已擔憂自身不被認可為“荷蘭企業”，反而被簡單貼上“中資擁有”的標籤，為此專門成立企業事務部，聘請一位擁有多年荷蘭外交工作背景的人士擔任部門負責人。安世半導體持續與荷蘭經濟部溝通，探討在國際地緣政治緊張背景下的應對方案，甚至就“如何調整公司治理架構以保證獨立性”展開協商，但這種妥協並未換來預期的身份認可。2023年底，荷蘭經濟部進一步提出強硬要求，要求安世半導體建立具備一票否決權的監事會，權限覆蓋智慧財產權、技術轉移等20余項核心事項，同時推動向歐盟投資人出售部分股權並啟動海外上市。當然，這些要求被中方股東明確拒絕，他們認為實質是“變相出讓控制權”，雙方矛盾自此從隱性轉為顯性，逐步激化。從2023年底至2024年7月，安世半導體與荷蘭經濟部展開多輪溝通，核心是圍繞治理架構、政府管控及股東控制權展開，但均為取得明顯進展。這些矛盾最終在美國50%股權穿透管理規則下引爆。就在荷蘭對安世下達凍結令的前一天，2025年9月29日，美國商務部發佈新一輪出口管制“穿透性規則”，對被列入美“實體清單”等的企業持股超過50%的子公司追加同等出口管制制裁，聞泰科技旗下的安世半導體因此受到影響。此前，2024年12月2日，美國商務部工業與安全域發佈公告，將聞泰科技列入實體清單。這意味著美國對華科技打壓正式從“定點打擊”升級為“網狀封鎖”。科技與地緣博弈顯然，今天這場圍繞安世半導體的圍追堵截，本質是一場橫跨中歐、牽涉中美荷三國的科技與地緣博弈。2025年9月30日，荷蘭政府依據2023年生效的《投資、併購安全測試法》下達部長令，將安世半導體全球30個主體納入資產、智慧財產權、人員調整的全面凍結範圍，有效期長達一年。當地時間10月1日，安世半導體控股以及安世半導體法定董事兼首席法務官魯本・利希滕貝格（Ruben Lichtenberg，荷蘭籍）、首席財務官斯特凡・蒂爾格（Stefan Tilger，德國籍）、首席營運官阿希姆・肯佩（Achim Kempe，德國籍）三位外籍高管，聯合向阿姆斯特丹上訴法院企業法庭提交緊急申請，以“治理缺陷”“技術洩露風險”為由要求罷免中方CEO張學政。阿姆斯特丹上訴法院企業法庭反應迅速，未經庭審便直接下達即時生效的緊急措施，暫停了聞泰科技創始人張學政擔任安世半導體控股公司執行董事及安世半導體公司非執行董事的職務。聞泰科技董事長、原安世半導體CEO張學政面對這一干預，10月4日，中國商務部發佈出口管制公告，禁止安世半導體在中國境內的子公司及分包商出口特定成品元器件和元件。經過10月6日下午庭審，阿姆斯特丹上訴法院企業法庭於10月7日正式作出裁決， 不僅繼續暫停張學政在安世控股的非執行董事及安世半導體的執行董事職務，還任命一位外籍人士擔任核心非執行董事並賦予決定性投票權。與此同時，法庭還將安世半導體幾乎全部股份（僅保留1股）以“管理目的”強制託管給指定第三方——這一操作徹底架空了中資股東的核心決策權與資產控制權。目前安世半導體官網已無張學政衝突在一周內持續升級。按歐美司法慣例，涉及企業控制權變更、股權強制託管的案件，通常需經過多輪證據質證、聽取雙方完整答辯，僅庭審準備階段便可能耗時數周甚至數月。而此次事件從9月30日荷蘭政府下達資產凍結令，到10月7日企業法庭作出“奪權式裁決”，整套流程僅用7天，其間中方並未獲得充分答辯的機會，流程的速度與程序完整性，在歐美成熟治理體系中實屬罕見。10 月 9 日，中國商務部連續發佈兩份關於對稀土物項和稀土技術實施出口管制的決定，措施極其嚴厲，比如它將含有、整合或者混有原產於中國的稀土物項且在境外製造的物項，且中國成分價值佔比達到 0.1% 及以上的產品都置於中國管轄範圍之內。這一對半導體行業核心材料的管控措施，無疑是直接掐住西方供應鏈命脈，對西方可以說是關鍵一擊。孰料，10月12日，荷蘭政府措施卻再度升級，它首次援引1952年實施的《商品可用性法》，以“國家安全”為由對安世全球30個業務單元實施營運凍結。這項法案是一部具有冷戰背景的應急法律，旨在應對戰爭、國家危機或重大緊急狀態下的關鍵物資短缺風險，基本在整個歐洲範圍都沒有任何先例，並且此前從未用於半導體企業。當晚，聞泰科技發表聲明強硬回應，直指荷蘭政府的“莫須有理由”是基於地緣政治偏見的過度干預，嚴重違背歐盟倡導的市場經濟、公平競爭原則。同時，聞泰科技譴責個別外籍管理層借法律程序強行改變股權結構，其訴求與荷蘭政府指令高度聯動，本質是“以合規為名、行奪權之實”，試圖剝奪股東合法權利、顛覆公司治理結構。全鏈條自主可控安世半導體停擺引發的供應鏈震盪讓全球車企大傷腦筋。10月10日，安世半導體向歐洲汽車製造商及供應商發出通知，稱一系列事件導致其無法再保證向汽車供應鏈交付晶片。10月16日，歐洲汽車製造商協會（ACEA）發文表示：“如果沒有這些晶片，歐洲汽車供應商將無法生產製造商所需的零部件，從而可能導致車企停產。”業內人士告訴《鈴軒之聲》，從短期應對來看，安世半導體供應的車規級MOSFET、二極體等多為標準器件，與需大量軟體開發驗證的CPU、MCU不同，技術替代性較強，這為行業爭取了應急空間。不過，ACEA進一步表示，儘管該行業已從市場上其他參與者那裡採購相同類型的晶片，但特定元件的新供應商的認證和產能提升將需要數月時間，“而目前安世半導體晶片的庫存通常只能維持幾周”。中國車企情況也是如此。2024年12月，中國汽車晶片聯盟攜手中國12家整車製造及零部件企業，發佈《中國汽車晶片聯盟白名單》2.0版本，涵蓋了超過2000個半導體中國國產化上車應用案例，其中，安世半導體排第二，僅次於芯旺微，達到196個。它的缺貨，對中國車企影響可想而知。一位不願具名的中國車企供應鏈負責人向《鈴軒之聲》透露：“兩周前就啟動應對，換中國國產是中長期規劃，當下優先緊急備庫。”當下，安世晶片價格已炒至平日的2～3倍，市場風聲鶴唳。與此同時，不少採購人員、研發人員，都在忙於尋找替代方案。在此背景下，本土功率器件廠商成為短期受益者。士蘭微、揚傑科技等企業的車規級MOSFET、二極體訂單量短期內激增。《鈴軒之聲》認為，短期來看，安世半導體的供應鏈危機將對國外廠商造成更大的風險，原因在於雖然核心設計技術仍依賴歐洲基地，安世半導體80%的封裝產能位於中國。這讓中國車企近水樓台先得月。中國主流車企採購負責人表示，此次危機，實際上對中國車廠問題不大，以後即使安世半導體緩不過來，也不會有實質性問題，可替代方案還是較多。10月17日，安世半導體母公司聞泰科技回應稱：“考慮到當前緊急局勢，歐洲總部可能進一步切斷系統與資金鏈路，中國區不得不啟動獨立自救，正緊急拉通中國供應鏈，全力保障中國客戶的晶片供應不受影響。”對此，歐洲車企心知肚明，公關動作也在加緊。10月18日，荷蘭經濟部長表示正與中方磋商解除出口禁令，安世中國區系統權限也部分恢復，但薪酬支付停滯、中資治理權被架空的核心爭議仍未解決。軒轅同學校長、世界新汽車技術合作生態協會理事長賈可博士認為，如果中西方不能妥協，那麼對於雙方的傷害都是巨大的，安世事件迫使大家必須在開放協作與安全可控間找到平衡 。但是，亦有芯片製造商向《鈴軒之聲》直言：“接下來的中國國產化，會更看重是否真正實現全鏈條自主可控。” (汽車商業評論)

你可能不知道，問世超過20年的DUV光刻機，還在發光發熱。沒有EUV的情況下，使用浸潤式DUV光刻機+多重曝光技術生產5nm晶片完全可行，不計代價的情況下甚至能做到3nm。儘管理論上可行，且在7nm節點上已被主流晶圓廠驗證過，但這需要諸多條件同時滿足，比如多重曝光中關鍵的“套刻精度”——多次曝光之間圖形對準的精度。此外，也還涉及到許許多多的製程手段，比如PSM相移光罩、模型光學臨近效應修正、過蝕刻、ILT反演光刻等，甚至基於最新的DSA定向自組裝光刻技術，在不依賴更高解析度光刻的情況下，也有生產5nm晶片的可能。當然，這麼做需要付出高昂的成本，一般晶圓廠不會採用這種極端的手段來量產先進工藝晶片，畢竟主流的方案都是經過市場優勝劣汰，篩選出來的最符合商業邏輯的製造方式。我們先從一個基礎知識講起，但如果你對工藝節點有系統的認知，可跳過第一部分。5nm是文字遊戲？想要搞清楚浸潤式光刻機+多重曝光到底能否做到5nm之前，需要先釐清什麼是5nm。在展開說線寬的話題之前，我們需要知道，電晶體的作用，線寬在這裡面扮演的價值。電晶體通過柵極（Gate）來控制電路的導通和截止，導通代表1，截止代表0，以此來實現二進制計算。柵極長度（Gate length）越小，電流通過電晶體的源極（Source）、漏極(Drain)的速度就越快，即晶片的性能越強。* 圖1：MOSFET場效電晶體平面結構示意圖過去，電晶體的柵極長度被定義為線寬，和工藝節點名保持一致，光刻、沉積、刻蝕、擴散都是縮小線寬的核心製程。隨著FinFET、Nanasheet這些立體的電晶體結構的問世，半導體行業開始著重突出等效性能的概念——雖然叫14nm，但它的柵極長度遠不止14nm。例如，英特爾的14nm工藝，柵極長度是24nm，台積電的7nm工藝，柵極長度是22nm。另一方面，線寬並不能作為衡量電晶體密度的特徵參數，這是因為即便線寬很小，但如果柵極之間的間距很大，單位面積內容納的電晶體數量依然無法提升。這個時候，如果要表示元件的微縮程度，就需要引出另一個關鍵指標——周距（Pitch，也有節距的叫法），如下圖。比如，過去1個單位面積下有9個電晶體，通過縮小周距，可容納10個電晶體。* 圖2：線寬/柵極長度、周距與半周距的關係90年代，0.35μm以前，工藝節點、半周距（Half pitch，即周距的一半）與柵極長度均一致，但在這之後，半周距、柵極長度與節點的對應關係出現分歧。從下面的圖表我們可以清楚看出節點，半周距與柵極長度的關係與演變。回到最開始的話題，當我們在說5nm的時候，其實只是在說它的製程節點，而並不是實際的線寬。許多朋友喜歡說，現在各家半導體大廠宣稱的多少nm工藝都是行銷話術，嚴格意義上，20年前所有工藝節點都是如此。10年前，行業進入14nm的FinFET立體結構時代，則徹底地打破節點、周距、柵極長度與線寬的關聯。沒有統一的標準自然會被企業拿來玩文字遊戲模糊概念，三星在其14nm節點首開先河，台積電為了不落人後馬上跟進，但保守的定義為16nm，只有自詡為“摩爾定律”堅定追隨者的英特爾，當時還在死磕傳統線寬的命名方式，直到2021年才全面修改節點命名，跟隨競爭對手的節奏。但這有問題嗎？其實一點問題都沒有。電晶體早就從平面變為立體結構，如果我們把線寬的概念轉化為單位電晶體密度(MTr/mm2，即每平方毫米百萬電晶體數)，會發現摩爾定律並沒有消亡，只是以一種不同的形態繼續生效——電晶體單位密度仍一直在增加——原本摩爾定律規定的就是“電晶體數量每18個月提升一倍”。電晶體密度江湖裡的搏殺針對電晶體的各種特徵尺寸多而複雜，每個廠商都有不同的定義設計，不同廠商相同製程工藝的產品也不完全具有可比性。目前直觀比較各家製程差異的唯一辦法，就是回歸摩爾定律的本質，對比電晶體密度，即單位面積內的電晶體數量 : MTr/mm2(每平方毫米百萬電晶體)。下面的圖表將可以讓大家對主流Fab在各種節點的尺寸與電晶體密度變化有直觀的比較, 這張表將能讓你對半導體行業有一個全新的認知。備註1 : "CCP: 接觸柵極間距" ,  "cell height: 單元高度" , "Fin Pitch: 鰭間距" , "MMP: 最小金屬間距" ,  "MTr/mm2: 每平方毫米百萬電晶體數量"備註2:  2024下半年可能量產的N+3也就是傳言已久的中國國產5nm在120左右 , 約為台積電N6或N7+水平，與真正的5nm(180Mtr)差距不小。備註3: TSMC 從3nm開始採用PPA也就是功耗（Power）、性能（Performance）和面積（Area）來闡述晶片製程的提升 , 密度僅作為輔助資料 , 舊的MTr路線圖不再適用 , 3nm的MTr僅供參考 , 2024推出的N3E PPA高於2023的N3B但電晶體密度卻更低 .根據上表的資料，在14nm節點英特爾、台積電、三星單位電晶體數量都是每平方毫米0.3億顆左右。10nm開始，英特爾將14nm+++改為Intel 10，名字是跟上了，但電晶體數量卻成了倒數第一，而三星則是在10nm的最佳化版，即三星的8nm節點，才提升至與台積電大致水平。2018年台積電利用浸潤式光刻機1980Ci，配合四重曝光技術率先量產7nm，三星在隔年以更先進的EUV光刻機應戰，但失去了先機，加上對EUV光刻機的熟悉不足，結果良率低下，最後以自家三星手機放棄獵戶座晶片，轉而搭載高通晶片以及開出比台積電低30%的代工費用，勉強留下大客戶高通，英特爾這時候還在擠14nm+++的牙膏，7nm一役台積電大殺四方。台積電7nm從DUVi的N7、N7P，到EUV的N7+及N6共四個版本，電晶體密度從0.91提升到1.16億，三星為0.95億，英特爾2020年才量產1億電晶體密度，而在這個節點上，台積電已先一步幫華為生產出全球首款5nm手機晶片麒麟9000，電晶體密度達1.5億+。2020年，三星宣佈量產5nm，但電晶體密度只從7nm的0.95億小幅提升至1.27億，改良版4nm也只有1.37顆億電晶體，遠遠不如台積電初代5nm的1.5億，與台積電1.8億的5nm改良版N4P差距更大，只能算作7nm的升級版。3nm節點上，三星也存在類似的問題。2021年英特爾宣佈全面改名節點，英特爾10nm改成Intel 7，原本的7nm改成Intel 4，並把後續節點細化成了Intel 3、Intel 20A、 Intel 18A。英特爾CEO帕特·基辛格雖然提出了4年5個節點的路線圖，但實際上Intel 7本身就是已量產的10nm，Intel 4與Intel 3是同一節點的細分最佳化版本，所以這5年真正要攻克的是3個節點。中國方面，這次央視報導的中國國產5nm，應該就是市場沸沸揚揚傳了多年的N+3工藝，去年原本要搭載在某旗艦手機上，結果delay了，本來想今年旗艦手機肯定能上，結果被這顆給搶了頭香。至於這顆所謂中國國產5nm的工藝細節就在上面MTr的表上，而且很快就會有各路的拆解報告與電鏡的分析，大家可以拭目以待。如果以台積電標準來看，這顆中國國產5nm只能說是7nm最佳化版，畢竟MTr與台積電5nm有不少差距，與三星的假5nm還要差點但也接近，所以玩點文字遊戲叫5nm也沒問題，更精準的叫法應該稱為6nm。目前半導體行業多少nm已經是各家半導體fab各說各話的行銷話術，三星能玩文字遊戲，我們當然也可以，筆者給出MTr表來橫向比較，只是讓同學們可以有一個更直觀的對比。各家工藝分析對比可加入筆者知識星球瞭解，有更為詳細全面的分析。有一個現像是值得注意的——摩爾定律的節點推進時間從原本18個月到24個月，進入7nm以後則是延緩到24~30個月，2018年量產7nm，2020年量產5nm，2023量產3nm，2025量產2nm，大概為2~3年左右推進一代。以目前可知技術來看，1.4nm還能保持目前速度，1nm往後節點大機率拉長到40個月以上，但這只是線寬微縮的放緩，並不影響電晶體數量的提升不過後摩爾定律時代，電晶體提升沒辦法像以前每次翻倍的增長，增長越來越少是必然趨勢。在可以確定的20年內，也就是後摩爾定律時代晶片電晶體的總數將持續快速增長，甚至在單晶片功耗上超越原本的摩爾定律。比如3月份台積電的劉德音與黃漢森在IEEE發表的文章，預測未來10年內，人類就可以製造出一兆顆電晶體的GPU單晶片，而且未來不再是通過單一以光刻機技術為代表的線寬微縮手段來提升電晶體數量，結構的最佳化、2D新材料以及先進封裝每一個技術，都能有效並持續的提升電晶體數量。量產與良率成為模糊地帶過去搶先量產，是英特爾、三星、台積電三強競爭的重要關鍵，誰先量產誰就能掌握先機。但現在，各家對節點定義的差距巨大，比如都說自己是5nm，但電晶體密度天差地別，從這個角度來看，對台積電還有一點點威脅的是英特爾，三星已經不在競爭的行列。三星還有個玩法就是在良率上動手腳，一個新節點多少良率才算是達到量產水平，這是最說不清的環節。按台積電的做法，有外部客戶願意在當前良率下單，並順利產出才稱為量產，也就是所謂的商業量產。三星每個節點的首發客戶基本都是內部的三星電子，一般在低良率階段開啟風險試產並同時對外宣稱量產。將研發中個位數良率拿來宣佈量產，這麼做只是為了宣傳，不會有任何實質意義，因為良率不足的壞片，慣例是由客戶承擔，同等密度情況下，客戶肯定是優先下單給良率最高的晶圓廠。在密度跟良率都落後的情況下，只有降低代工費用才能搶到零星客戶，還得承擔良率不足的壞片成本，但晶圓廠這麼幹，沒有任何賺錢的可能性。有一點需要注意，相關廠家有時候會透露自己良率已經到60%甚至80%，但這其中也有模糊地帶，一般情況下80%的良率，只是對應礦機ASIC這種簡單晶片，手機AP（Application Process，手機中的應用處理器CPU）的良率則有可能不到50%，而如果是GPU這類面積大的晶片可能只有20%出頭。同樣的7nm工藝，生產不同產品良率截然不同，但廠家可能只告訴你最好的那個，這也是行業的貓膩之一。晶圓廠的量產時間與良率是一個可以大做文章的模糊地帶，這種對比絕非簡單製程節點的同比，而要看單位面積的電晶體密度以及真正可以拿到商業客戶訂單的量產時間與良率，才叫商業量產。2020年，三星宣佈量產5nm晶片，看似贏了對手，但一比較兩者電晶體密度與良率，就會得出完全相反的結果。這個現像在中國的fab更為常見，不過好在中國fab有大量的政府補貼，良率低沒事，只要能做出來就好，這是第一要務，只要能做出來，隨著時間推移，良率自然越來越高，我們的fab甚至有比沒客戶的三星有更多的實操經驗，這可是最寶貴的。沒有EUV，怎麼做5nm？前面的幾個部分，給大家講了過去的5nm、現在的5nm對應的概念。簡單總結，20年前如果說5nm，對應的就是線寬，電晶體的柵極長度，但是今天再說5nm，實際上就是一個工藝節點的符號，比起這個符號，單位面積下的電晶體密度才能高下立判。接下來，我們將通過一系列的講解，來告訴大家，在沒有EUV光刻機的情況下，通過那些手段，來實現所謂的“5nm”、“3nm”，根據林本堅博士的講座，我們可以先從一個核心的光學解析度公式開始（提示：這不需要太多數學基礎，往下看即能看懂）：半周距Half Pitch = k1λ／sinθ。Half Pitch：參照文章圖2，線寬/柵極長度+線與線的間距即Pitch，再乘以1/2即Half Pitch。k1：與工藝有關的係數，縮小Half Pitch的關鍵，是所有晶圓廠光刻工藝工程師致力縮小的目標,也是我們要討論的核心。λ：光刻中使用光源的波長，從g-line的436nm，降到EUV的13.5nm，是光刻機製造商努力的目標。sinθ：與鏡頭聚光至成像面的角度有關，基本由鏡頭決定，也是光刻機製造商努力的目標。不過由於光在不同介質中，波長會改變，在考慮如何增加解析度時，需要將透鏡與晶圓之間的介質（折射率n）一併納入考量，公式則變成了Half Pitch = k1λ／nsinθ（註：nsinθ即光刻機的數值孔徑NA）* 圖3：光線通過透鏡系統聚焦成像示意圖，n為介質折射率，θ為鏡頭的聚光角度以193nm光源的浸潤式光刻機為例，其k1為0.28，水的折射率n為1.44，sinθ為0.93，其Half Pitch=（0.28×193）/（1.44×0.93）=54.04/1.3392≈40nm，即解析度為40nm。所以，如果要提高光刻機的解析度，可以調整公式中的變數，擴大分母或者縮小分子，對應有四種可能性：即增加聚光角度，提升sinθ、提高介質的折射率n、降低k1係數、採用波長更λ更短的光源。其中，降低k1係數是目前晶圓廠層面最大的突破口之一，可重點關注。1）提升sinθ：研發巨大複雜的鏡頭sinθ與鏡頭聚光角度有關，數值由鏡頭決定，sinθ越大，解析度越高。光刻機所使用的鏡頭由非常多大大小小、不同厚薄及曲率的透鏡，經過精確計算後，仔細堆疊組成的，需要靠起重機來吊裝，目前光刻機的鏡頭系統接近6000萬美元，EUV鏡頭系統甚至超過一億美元。* 圖4：0.9NA光刻機鏡頭系統，NA（數值孔徑）= n × sin θ做得這樣複雜也是為了儘可能將 sinθ逼近理論極值1。目前ArF光刻機的鏡頭可將 sinθ值做到0.93，EUV光刻機目前只能達到0.33，Hyper-NA EUV的目標值是0.75，也是ASML的終極項目，如果未來沒有新技術發明出來，這很可能是晶片物理光刻技術的終結。2）縮短波長：材料與鏡頭的精準搭配縮短波長主要依靠光源的改變，比如g-Line，i-Line的UV(紫外光)，KrF，ArF的DUV(深紫外光)再到目前13.5nm波長的EUV(極紫外光)，如果波長再短就是X-ray。改變光源可以獲得想要的波長，但鏡頭的材料也必須相應改變，材料可選項也會越少。另一種解決方案是在鏡頭組中加入反射鏡（下圖黃色部分），這樣的鏡頭組合稱為反射折射式光學系統。不管什麼波長的光，遇到鏡面的入射角和反射角都相等，以反射鏡取代透鏡，就可以增加對光波頻寬的容忍度。* 圖5：193nm的ArF光刻機所使用的鏡頭系統，從圖中可看到在透鏡組合之間加入了反射鏡。到了EUV的13.5nm波長時，整組鏡頭都採用反射鏡，稱為全反射式光學系統，這種系統必須設計得讓光束相互避開，使鏡片不擋光線。此外，相較於透鏡穿透的角度，鏡面反射的角度對誤差的容忍度更低，必須非常精準。光源改變不僅會影響鏡頭材料，也牽涉到光刻膠的材料，涵蓋化學性質、透光度、感光度等特性，這也是個浩大的工程，需要無數的材料及配方去應對不同製程的layer。其中，感光速度是節省製造成本的關鍵，每次曝光多幾秒那對晶片製造來說都是不可承受的成本。3）提高折射率n值：浸潤式光刻技術在增加解析度的路上，還可以調整鏡頭與晶圓之間的介質。由前台積電研發副總林本堅提出的浸潤式技術中，將介質從折射率接近1的空氣，改成折射率1.44的水，形同193nm波長等效縮小1.44倍至134nm。* 圖6：乾式光刻系統與浸潤式光刻系統的差異浸潤式技術讓半導體製程可以繼續使用同樣的波長和光罩，只要把水放到鏡頭底部和晶圓之間就好。理論很簡單但難點在於，例如浸液系統中的DI Water（去離子水）中的空氣會產生氣泡，必須完全清除，且要讓水快速流動使之分佈均勻，保證成像效果。我們瞭解過，ASML浸潤式光刻機的Alpha機，單單浸液系統，在台積電南科專門跟林本堅團隊修改了7-8回，耗時兩年多。Alpha機完成後的Beta版還得組織龐大的人力在晶圓廠消耗無數晶圓，把原本上千個缺陷，降到幾百個、幾十個，最後降到零，這是一個艱苦的過程。4）降低 k1：解析度增益技術（RET）提高解析度的最後一條路，就是降低 k1值，這是晶圓廠裡光刻工藝工程師工作的重中之重，也是離我們最近的一條路線。將k1降下來，是DUV光刻機製作5nm晶片的關鍵。首先要解決的問題是“防振動”，就像拍照防抖一樣，在曝光時設法減少晶圓和光罩的相對振動，使曝光圖形更加精準，恢復因振動損失的解析度；其次是“減少無用反射”，設法消除曝光時晶圓表面所產生的不必要的反射。改良上述兩項參數，實測的資料顯示，基本可以將k1控制在0.65的水平。進一步提高解析度還需要使用到雙光束成像，分別有偏軸式曝光及相移光罩兩種。偏軸式曝光是調整光源入射角度，讓光線斜射進入光罩。透過角度調整，這兩道光相互干涉來成像，使解析度增加並增加景深。相移光罩則是在光罩上進行處理，讓穿過相鄰透光區的光，有180度相位差。這兩種做法都可以讓k1減少一半，但都屬於雙光束成像的概念，不能疊加使用。到這裡，基本可以使k1控制在0.28。再進一步降低 k1，殺手鐧是用兩個以上的光罩，也就是大家耳熟能詳的多重曝光。最通俗的解釋就是將密集的圖案分工給兩個以上圖案較寬鬆的光罩，輪流曝光在晶圓上（如下圖7）。圖7：28nm光刻機使用的光罩示意圖，光透過白色孔照射在晶圓的光刻膠上呈現黃色圓點，借助2個光罩分兩次曝光，以實現解析度的提升不過，因為曝光次數加倍，在WPH（晶圓片數/小時）不變的情況下，晶圓產出效率降低了一半，多次曝光也將導致良率的降低，更低的產出加上更低的良率，這對“成本即一切”的半導體行業來說是不可承受之重，而曝光次數增加導致的低產出無可避免，工程師們唯一可以挽救的唯有良率。在浸潤式光刻機上，疊加使用光學鄰近效應修正、光源與光罩聯合最佳化等技術，可以讓k1值下探到0.2，解析度可達28nm。採用雙重曝光，k1可以從初始的0.28降至0.14，解析度則達到20nm。採用四重曝光則可以將k1降到0.07，解析度達到10nm左右，甚至比EUV光刻機的11.5nm的解析度更高，這就是浸潤式光刻機多重曝光做7nm、 5nm甚至3nm的理論依據。雖然理論簡單，但實踐起來就沒那麼容易，這其中自對準多曝光技術最為重要，借助這項技術可以讓k1值成倍的縮小，而這項技術最關鍵的就是光刻機的套刻精度(Overlay)，它決定了晶片上下層的對準精度，進而決定了多重曝光的良率。提高套刻精度的辦法之一，就是拿到更高精度的裝置，比如2100i DUV光刻機。另外，每家晶圓廠掌握的技術也不盡相同，目前能把多台套刻精度（MMO）做到無限接近單台套刻精度（DCO），全世界僅台積電一家。這是基於光刻機性能以外的know how，有兩個資料可供參考：台積電用MMO:2.5nm的1980ci光刻機+四重曝光良率超過80%，而我們大陸廠用MMO:1.5nm的2050i+四重曝光下，經過2年的不斷努力，良率接近50%。去年，比利時微電子研究中心（IMEC）去年發佈了浸潤式光刻機借助八重曝光做5nm的技術方案。其他技術路線上，IMEC和Mentor還共同建立不需加入任何冗餘金屬，沒有額外的電容SALELE(自對準-光刻-刻蝕)技術，以及跳脫了傳統使用光罩的光刻，以材料研發為方向，先合成聚合物再加熱處理產生特殊的化學互動作用，就會自動對齊成為比原來小四分之一結構的“定向自組裝技術”（Directed Self-Assembly，DSA）。另外，由於EUV太容易被吸收，無法像DUV一樣用水折射增加折射率n值，ASML通過High-NA，Hyper-NA提高sinθ這種路徑最終會走到盡頭，所以晶圓廠製程端，可以大幅度降低k1的多重曝光就成了不論DUV，還是EUV都繞不開的技術，這也意味沉積與刻蝕裝置更加的重要，AMAT、LAM、TEL三巨頭無不卯足了勁發展相關技術，包括更複雜的脈衝，更精細的控制，更大功率的工具，尤其是原子層沉積與刻蝕技術，都將改變原來的工藝路線。總結根據ASML的公開資料顯示 , 可能已有2100i光刻機進口中國 , 這是做多重曝光的神兵利器 , 擁有目前市面上最高套刻精度的DUV浸沒式光刻機 , 那麼用2100i光刻機是否就能做到5nm晶片呢?從上述各式各樣的光刻技術來看當然沒問題 , 但這一切需要搭配性能更好的沉積(Deposition)、刻蝕(Etch)裝置 , 沒有這些更好的配套裝置很遺憾 , 即便有EUV光刻機也無法做到真5nm , 更何況目前中國只有DUVi，畢竟整個晶片製程不是只有光刻 , 這是目前中國半導體面臨的最嚴峻問題 , 因為不論沉積或刻蝕製程中最高端的裝置都掌握在美國的AMAT以及LAM手上 , 日本TEL雖然很強但在許多細分領域也沒有可替代品。可以這麼說 , 此時此刻中國Fab在7nm以下先進製程上遇到最大的瓶頸並非光刻機 ,而是被美國拿捏的先進沉積與刻蝕裝置 , 因為我們手上的光刻機理論都能達到5nm , 無非套刻精度也就是良率高低的差別 , 也正是這個原因 , 我們只能利用既有的裝置在7nm這個環節不斷最佳化。再回到最初作者整理的各家單位電晶體密度的表中 , 我們能發現未來中國國產晶片不論N+3或者N+4電晶體密度都難達到真正5nm的180MTr/mm2 , 而是像三星一樣只是7nm的最佳化再最佳化。當然最佳化版的N+3推出之際 , 必然又會撲天蓋地各種突破封鎖 , 中國國產5nm達成 , 透過文章我們可以清楚 , 未來的所謂中國國產5nm是以獲取國外先進設備與材料為基礎 , 高昂的生產成本(多重曝光)為代價 , 加上玩點文字遊戲取得的成果 , 但即便如此它也遠遠不是5nm晶片而是6nm。這我們必須客觀地看待。當然被重重限制的我們能取得這樣的成就是真心令人讚嘆 , 但不應該無腦並背離事實的吹噓與捧殺。此時此刻對於中國半導體行業來說 , 夯實技術能力與攻關突破同樣重要 , 在發展光刻機的同時更要重點突破先進製程需要的沉積與刻蝕裝置 , 針對性的突破必然更快速。能買到的裝置先利用起來 , 重點攻關極需且缺乏的裝置 , 這能給被制約的中國半導體行業爭取更多時間 , 必須用一切辦法與全球領先集團保持固定距離而不被拉開 , 所謂攻關突破是要加入時間因素考量的 , 因為對手一直在進步 , 壓根沒有摩爾定律將終止 , 對手會在原地等我們的可能 , 如果攻關突破不限時間 , 沒日沒夜的工程師埋頭苦幹之後是對手越跑越遠 , 那這樣的突破就失去了意義 。再回到文章第二部分的電晶體密度表，此次官媒高調的宣傳中國國產“5nm”也並非第一次由官方來背書半導體突破。數年來，中國半導體的宣傳特性如出一轍，每年各式各樣的突破在媒體甚至官媒都會大肆報導，比如2023年新華社的28nm光刻機即將交付，至今也了無音訊。2024年工信部指導目錄的8nm套刻精度的光刻機，事實上是90nm光刻機，這幾年筆者給官媒錯誤報導的澄清文章實在不少。其實宣傳每天這突破那突破，最重要的是我們先進製程的晶片產能倒底有沒有上來，市面上採用中國國產先進製程的晶片到底有沒有出貨量大增。結果數年下來，中國國產晶片的產能還是不多，不見有太大長進，比如從2023年到現在2025年，市面上的麒麟晶片的產能始終有限，壓根沒有看到晶片產能大幅度上漲的跡象。筆者從2022年以來至今寫了無數文章闡述，在知識星球也多次發佈中國國產光刻機、先進製程與產能擴產情況，到現在2025年重新審視，幾乎每一次說的都是正確的。無論如何，相關議題是筆者長期跟蹤的重點，至今幾乎全預測正確，對中國國產先進製程擴產，光刻機進度有興趣歡迎加入筆者知識星球。我相信很快就會有中國國產5nm鋪天蓋地的宣傳文章，但我們必須清楚地知道，它與真正的5nm還有很大的差距 , 而且也不是用中國國產裝置製造，這些行業事實，我們也必須清楚，不能盲目誇大。對中國半導體行業來說，更重要的是晶片電晶體密度是否能夠有效推進，只要性能有所提升，即便是N+2到N+3這樣的微幅提升，那毫無疑問也是我們中國的下一代工藝。只要能持續不斷地推進，證明中國半導體行業從上到下的努力不放棄 , 即便在西方重重封鎖之下 , 我們也必須向施壓者證明 , 一切並不會如西方所願 , 讓我們失去繼續迭代的能力 , 這個訊號的釋放絕對是必要的。 (梓豪談芯)

5月22日晚間，小米在北京召開了主題為“新起點”的“小米戰略新品發佈會”，正式發佈了國內首款3nm旗艦SoC晶片——玄戒O1，並且新推出的旗艦機小米15SPro、小米平板7 Ultra也將全面搭載玄戒O1，足見小米對於這款晶片的看好。至此，小米也成為了繼蘋果、三星、華為之後的全球第四家、國內第二家擁有自研旗艦手機SoC晶片的智慧型手機廠商。令人意外的是，小米還推出了旗下首款4G手錶晶片玄戒T1，實現了自研基帶晶片上的突破。小米CEO雷軍在發佈會上非常興奮地表示：“玄戒O1和玄戒T1的成功推出，標誌著小米具有了全端的晶片設計能力。”台積電N3E製程，190億顆電晶體作為一款旗艦級SoC，玄戒O1採用了台積電第二代3nm製程工藝N3E，這也是目前的旗艦SoC——高通驍龍8至尊版和聯發科天璣9400改採用的製程工藝。相比台積電第一代的3nm製程工藝N3，N3E修復了N3上的各種缺陷，設計指標也有所放寬，對比N5同等功耗性能提升15-20%、同等性能功耗降低30-35%，邏輯密度約1.6倍（相比原計畫的N3略有降低），晶片密度約1.3倍。根據台積電披露的資料顯示，N3E相比N3將帶來5%左右的性能提升。得益於台積電N3E製程的加持，玄戒O1的電晶體數量達到了190億顆，雖然低於同樣基於N3E製程的天璣9400的291億顆電晶體，但是玄戒O1並未在SoC內整合基帶（Modem），而天璣9400則是整合了5G基帶的，這或許是為何玄戒O1電晶體數量比天璣9400少的關鍵。從晶片面積來看，玄戒O1的面積為109mm²，而天璣9400面積約為124.1mm²。雖然目前美國政府一直在限制國內先進製程製造能力，不過未在“實體清單”限制之內的國產晶片設計廠商的非AI類晶片依然是可以通過台積電、三星等海外晶圓廠利用先進製程工藝進行代工的。因為該限制主要針對AI晶片，汽車晶片、消費類晶片目前並未受到限制。根據2025年1月15日美國BIS最新公佈的限制規則，使用“16/14奈米節點”或以下先進製程，或使用非平面電晶體架構生產的任何邏輯IC，並且其封裝內“聚合近似電晶體計數”超過限制的管數量（如出口、再出口或國內轉讓年份所規定）的物品，或者如上所述，“前端製造商”或“OSAT”（外包半導體封裝和測試）公司無法確認最終包裝物品的“聚合近似電晶體計數”，則假定該物品為3A090.a規則下的資料中心產品，即會受到出口管制。除非滿足以下三個條件：（a）最終封裝IC的“聚合近似電晶體數量”低於300億個電晶體，或（b）最終封裝的IC不包含高頻寬儲存器（HBM），並且最終封裝的積體電路的“聚合估計電晶體數量”在2027年完成的任何出口、再出口或轉移（國內）中低於350億個電晶體；或（c）2029年或之後完成的任何出口、再出口或轉讓（國內）400億個電晶體。則這克服了ECCN 3A090.a中規定的IC的假設。簡單來說就是，如果一款晶片最終封裝的電晶體數量超過300億個電晶體（2029年之後放寬到400億個電晶體），封裝內含高頻寬儲存器（HBM）導致電晶體超過350億個就會受限，其他則不受限。顯然，小米的玄戒O1隻是一款消費類旗艦SoC晶片，並且電晶體數量也只有190億顆，並不受美國出口管制政策的限制，當然是可以交由台積電3nm製程進行代工。根據小米的說法，目前玄戒O1已經大批次量產。而對於台積電來說，其利用3nm製程為小米代工玄戒O1之前應該也通過內部的法務與美國BIS進行過確認的。畢竟，台積電也不想剛為一個新客戶代工晶片，這個客戶就被禁了。“2+4+2+2”十核CPU架構，多核性能超越天璣9400雖然自聯發科天璣9300以來，旗艦手機SoC都開始轉向了全大核架構，並且基本都是8核心。但是，玄戒O1則選擇了8個大核和2個小核的“2+4+2+2”十核心四叢集架構，在提升性能的同時，也希望進一步控制功耗。具體來說，玄戒O1的CPU核心是2個3.9GHz Arm Cortex-X925超大核、4個主頻3.4GHz的Cortex-A725大核、2個主頻1.9GHz的Cortex-A725能效大核、2個1.8GHz Cortex-A520能效小核。值得一提的是，聯發科天璣9400雖然只配備了一個Cortex-X925超大核，但其主頻也只有3.62GHz。據芯智訊瞭解，玄戒O1的兩個Cortex-X925超大核之所以能實現3.9GHz的主頻，主要得益於對CPU內部鏈路的持續最佳化，包括自研了邊緣供電技術、自研了480個標準單元、自研了高速暫存器等。根據小米公佈的資料顯示，玄戒O1在GeekBench測試中，單核性能達到3008分，多核性能則達到了9509分。作為對比，在Geekbench 6.2的測試中，蘋果A18 Pro單核成績約為3400分左右，多核成績約為8500分左右。雖然在發佈會上，小米並未將玄戒O1與其他的競品對比。但是，通過查詢Geekbench資料庫不難看到，驍龍8至尊版單核成績約為3200分左右，多核成績約為10,400分左右；天璣9400單核成績約為2900分左右，多核成績約為9200分左右；高通驍龍8 Gen3單核成績約為2300分，多核成績約為7100分。顯然，玄戒O1在單核性能上已經達到了天璣9400的水平，但是仍低於蘋果A18 Pro和驍龍8至尊版；不過，得益於多了兩個CPU核心，玄戒O1的多核性能超越了天璣9400和蘋果A18 Pro，但仍低於驍龍8至尊版。但是，相比上代的驍龍8 Gen3來說，玄戒O1在單核及多核性能上都已經實現了大幅超越。需要指出的是，玄戒O1的十核CPU還整合了高達10.5MB二級快取和16MB三級快取，可以大幅減少訪問主存的次數，降低訪問延遲，從而提升處理器的響應速度和整體性能‌表現。在性能表現出眾的同時，玄戒O1的四叢集CPU架構也實現了全場景的高能效表現。小米集團副總裁、玄戒負責人朱丹告訴芯智訊，玄戒O1 四叢集CPU架構，還融入了小米自研的專屬微控製器，可以根據場景按需啟用適合的CPU叢集，以實現極致的功耗表現。另外，小米自研的AVS技術，也使得CPU核心實現業界最低0.46V電壓設計，這也進一步降低了功耗。16核Immortalis-G925 GPU對於目前的旗艦手機SoC來說，出色的滿幀遊戲性能、光追功能已經是幾乎是標配。因此，玄戒O1直接採用了Arm專為旗艦智慧型手機設計的最新旗艦 GPU——Immortalis-G925，可以提供片段預傳遞和雙平鋪和移位轉換單元吞吐量，從而可以實現更好、更持久的幀速率，實現功能豐富和更長的遊戲時間。這也是 Arm 迄今為止性能最高、效率最高的 GPU。與上代的Immortalis G720相比，Immortalis G925在圖形性能方面提升了37%，而相同性能下功耗可降低30%，在一系列流行的手機遊戲中支援以平均每秒120 幀的影格率運行。面對複雜對象的光線追蹤性能也提升52%。為了給使用者帶來極致的遊戲性能，玄戒O1整合了高達16個Immortalis-G925 GPU核心，比聯發科天璣9400還多了4個。在GFXBench 1440P Aztec Ruins Vulkan（High Tier）離屏測試中，成績為110FPS；在1080p曼哈頓3.1離屏測試成績則高達330FPS。作為對比，天璣9400在GFXBench 1440P Aztec Ruins Vulkan（High Tier）離屏測試中，成績為128FPS；在1080p曼哈頓3.1離屏測試成績則高達379FPS。驍龍8至尊在1440P Aztec Ruins Vulkan（High Tier）離屏測試項目中，影格率也可以達到125FPS；1080P曼哈頓3.1 離屏項目中，成績為347FPS。從對比結果來看，玄戒O1雖然在GPU性能上超越了蘋果A18 Pro，但仍略低於驍龍8至尊版和天璣9400。此外，在GPU功耗方面，小米稱玄戒O1的GPU功耗相比蘋果A18 Pro降低了35%，而這主要得益於GPU動態性能調度技術，可以基於GPU運行狀態，動態切換四種模式。在主流的MOBA遊戲120幀模式1小時測試中，搭載玄戒O1的小米15S Pro相比搭載A18 Pro的iPhone平均影格率高1.5fps，溫度卻低了3.2℃。如果在35℃環境溫度下，進行主流 MOBA 遊戲120幀模式1小時測試，搭載玄戒O1的小米15S Pro相比搭載A18 Pro的iPhone平均影格率高6.3fps，溫度也低了3.2℃。整合第四代ISP近年來，智慧型手機的影像能力一直是使用者關注的重點，同時也成為了智慧型手機廠商爭相投入巨資提升的一項核心技術能力。所以，我們可以看到，包括小米、vivo、OPPO在內的頭部智慧型手機廠商都有推出自研的獨立的圖像訊號處理器（ISP）或影像NPU晶片，並融入了AI技術，以進一步對圖像感測器輸出的原始圖像訊號進行處理和最佳化，得到質量更高的照片或視訊。小米早在2019年就開始了自研ISP晶片的研發。2021年3月底，小米首款自研ISP晶片澎湃C1正式推出並商用。隨後，小米自研ISP晶片又持續迭代，今年年初發佈的小米15 Ultra就整合了澎湃C3晶片。此次發佈的玄戒O1則進一步整合了小米自研的第四代ISP技術，每秒可以處理高達87億個像素；全新設計的三段式處理管線，便於更多影像演算法的Raw域遷移；內建3A加速單元，自動對焦、曝光、白平衡速度最高可提升100%，大幅提升拍攝體驗。此外，硬化即時HDR多幀融合、AI智能降噪雙畫質單元，為4K夜景視訊帶來更高的動態範圍，同時可對視訊畫面進行逐幀AI降噪處理，訊號雜訊比最高可提升20倍。搭載玄戒01的Xiaomi15S Pro，夜景視訊效果大幅提升，噪點更少，畫面更加純淨。6核NPU，算力達44TOPS過去眾多的生成式AI應用都是基於雲端的AI大模型，但對於終端使用者來說，需要聯網才能獲取生成式AI服務，並且可能還需要向服務提供商支付一定的使用費，同時還會存在使用者的資料隱私安全等問題。因此，聯發科、高通等智慧型手機晶片廠商紛紛推動AI大模型進入端側，提供本地化的生成式AI能力，這就需要終端裝置所搭載的處理器本身能夠提供強大的AI算力，來支援AI大模型在端側的運行。雖然在發佈會上，雷軍並未詳細介紹玄戒O1的NPU部分，但是據朱丹向芯智訊透露，玄戒O1此次整合了6核的NPU，擁有18432個乘法累加器，算力達到了44TOPS，配合小米第三代端側模型，通過更低功耗就可實現更強的AI處理能力。作為對比，蘋果A18 Pro的AI算力只有35TOPS。雖然驍龍8至尊版和天璣9400的NPU的具體算力官方並未公佈，但是高通面向AI PC的驍龍X Elite的NPU算力也才45 TOPS。此外，玄戒O1的NPU還針對100+日常高頻常用AI算子進行了晶片硬化，通過硬體加速提升AI計算效率，在各類AI場景均有出色表現。安兔兔跑分超過300萬分得益於玄戒O1在CPU/GPU/NPU方面的出色的性能表現，其安兔兔綜合跑分成績也達到了3004137分。雖然小米並未具體說明該測試成績是在常溫狀態下達到的，還是在實驗室環境下實現的，但是依然具有一定的參考意義。作為對比，聯發科去年推出的天璣9400的安兔兔跑分達到285萬分左右。在實驗室環境下，天璣9400的安兔兔跑分甚至突破了300萬分，是當時Android平台第一個實現這個成績的SOC。而隨後推出的高通驍龍8至尊版的安兔兔跑分成績基本在310萬分左右。顯然，即便玄戒O1安兔兔跑分成績是在實驗室環境下獲得的，那麼也應該達到了與天璣9400相當的水平，但是與驍龍8至尊版還略有差距。玄戒O1已進入第一梯隊綜合玄戒O1的各項硬體配置以及上述的各項基準測試成績來看，玄戒O1已經基本達到了與當前智慧型手機市場第一梯隊的旗艦SoC（比如聯發科天璣9400、蘋果A18 Pro）相當的水平，即便是與最強的高通驍龍8至尊版相比，差距也並不算大。可能在一些網友看來，玄戒O1用的是Arm公版的CPU/GPU核心IP，同時也是借助於台積電的3nm代工的，似乎都是用的別人的技術，所以沒有自己的核心技術，其實不然。要知道聯發科一直都是用的Arm的公版CPU/GPU核心IP，並且做到了全球出貨量第一，而且其天璣系列旗艦SoC也達到了與高通驍龍8系旗艦SoC相當的水平；高通大多數的中低端晶片以及眾多旗艦晶片同樣用的是Arm的公版CPU核心IP或基於其魔改而來，最新的驍龍8至尊版才轉向了自研的基於Arm指令集的Oryon CPU核心；蘋果的A系列處理器早期也同樣是採用的Arm公版CPU和Imagination的GPU IP，後來才轉向了自研的基於Arm指令集的CPU核心和自研的GPU核心；同樣，華為在麒麟9000S之前也一直是用的Arm的公版CPU/GPU核心IP，直到麒麟9000S才轉向了自研的CPU/GPU核心。所以，對於晶片設計廠商來說，用Arm的公版CPU/GPU IP做出的晶片並不一定就不如基於自研IP的晶片，不然玄戒O1也不可能在各項性能測試上擊敗蘋果A18 Pro。同樣，即便是用一樣的Arm的公版CPU/GPU IP，做出來的晶片依然是會有很大的性能差異，如何組合這些IP，並將其用好，依然是非常考驗晶片設計廠商的技術能力。更何況，很多晶片設計廠商在用Arm的公版CPU/GPU IP的同時，還需要加入很多的自研技術來做深度的最佳化，還需要加入其他的第三方的或自研的功能模組（比如自研ISP、NPU、基帶、I/O介面等），畢竟一顆旗艦SoC當中，可不是只有CPU/GPU就夠了。另外，據芯智訊瞭解，玄戒O1作為一款3nm晶片是一次流片就成功了，這是非常不容易的。要知道，高通驍龍8至尊版和聯發科天璣9400似乎都不是一次流片成功的。西門子EDA（Siemens EDA）設計驗證技術副總裁兼總經理 Abhi Kolpekwar 近日在接受採訪時就表示，目前首次流片成功率正在下降，已經從 2020 年的 32% 和2022 年的 24% 下降到 2024 年的 14%。這裡指的可能是先進製程晶片的首次流片成功率，如果是基於尖端3nm製程的更為複雜的旗艦SoC晶片，一次流片成功率必然會更低。外掛聯發科T800基帶雖然在2G/3G時代，市場上的手機基帶晶片供應商有十多家，但每一代的技術升級，都伴隨著供應商的大洗牌。進入5G時代之後，隨著英特爾的退出，目前僅存的5G手機基帶晶片廠商也只有高通、聯發科、展銳、華為、三星和今年剛剛推出5G基帶的蘋果這六家供應商。其中，三星、華為和蘋果的5G基帶晶片主要是自用。這也導致了目前公開市場上的5G基帶晶片供應商僅有高通、聯發科和展銳三家供應商。需要指出的是，蘋果作為一個新進入的玩家，也是花了至少8年時間才得以推出自研的5G基帶並商用。而且，這還是蘋果在2019年7月收購英特爾手機基帶晶片業務的基礎上才得以實現的。這也足見5G基帶晶片研發難度之高。並且在2/3/4/5G通訊基礎專利方面，也基本被傳統的電信裝置營運商華為、愛立信、諾基亞，以及華為、高通、聯發科等基帶晶片廠商所佔據。顯然，對於小米來說，短時間內推出自研的5G基帶是極為困難的。小米第一代的手機SoC澎湃S1就是通過與大唐電信旗下的聯芯科技合作，獲得的4G基帶的。對於此次發佈的搭載玄戒O1的小米15S Pro，小米並未公佈具體是外掛的那家的5G基帶。但是芯智訊向朱丹瞭解到，小米15S Pro採用的是玄戒O1外掛聯發科T800 5G基帶的方案。根據聯發科的官方資料顯示，T800是2022年11月推出的一款高速高能效5G平台，基於4nm製程，內建Arm Cortex-A55 CPU，支援PCIe 、USB等介面，整合了符合3GPP Release-16標準的5G基帶、FR1和FR2射頻收發器、FR2天線模組、GNSS接收機和電源管理系統。網路方面，T800支援5G NSA/SA組網、5G Sub-6GHz和毫米波雙連接，支援Sub-6GHz四載波聚合（4CC CA）和FDD+TDD混合雙工，5G下行速率高達7.9Gbps，上行速率可達4.2Gbps。支援5G雙卡雙待（DSDS）功能。自研4G手錶晶片玄戒T1雖然目前小米的旗艦SoC玄戒O1用在手機上還需要依賴於外掛聯發科的5G基帶來實現5G聯網/通話功能，但實際上小米的自研基帶晶片的工作早已經開始，並且首款全自研整合4G基帶的手錶晶片——玄戒T1將在最新的Xiaomi WatchS4「15周年紀念版」智能手錶上商用。據介紹，玄戒T1不僅整合了CPU、GPU、視訊編解碼模組，還整合了小米自研的4G基帶+射頻系統，蜂窩通訊全鏈路都是小米自主設計的，可支援4G eSIM獨立通訊，這標誌著小米在自研基帶賽道邁出了至關重要的第一步。相對於應用處理器來說，基帶晶片的研發難度更大、研發周期更長、所需研發投入也更大。因為基帶晶片不僅需要能夠支援各種網路頻段，相容各種網路標準，還需要經過各種的測試與認證。比如IOT互操作測試、儀表模擬和現網驗證、適配營運商網路的測試、營運商的入庫測試、適配不同城市網路情況的測試等。可以說，一顆基帶晶片可能需要跑遍全球營運商和全球的主要城市去做場測，然後不斷的發現問題解決問題，相當的費時費力和費錢。雷軍表示，為了研發玄戒T1的4G基帶，小米投入了600人的研發團隊，其中60%以上都是具有10年資深研發經驗的工程師。在玄戒T1研發完成後，還經過來了複雜的實驗室驗證，完整覆蓋4G-LTE各層協議7000+測試用例。在關鍵的現網適配表現方面，小米歷時15個月、覆蓋100+城市、累計測試里程達到了15萬公里，實現了不同品牌基站裝置逐一適配，大幅超過了原本的測試要求的力度，最終讓玄戒T1的4G實網性能大幅提升，相較市面上其他eSIM手錶晶片，實網性能提升35%，4G-LTE資料功耗較低27%，語音功耗降低46%。如果說小米旗艦SoC玄戒O1的推出是有借助Arm和台積電的技術，那麼玄戒T1整合的4G基帶則完全是由小米自主研發，這也為未來自研5G基帶晶片打下了一定的基礎。“玄戒O1和玄戒T1的成功推出，標誌著小米具有了全端的晶片設計能力。”雷軍非常自豪地說道。三款新品全面搭載自研玄戒晶片小米此次發佈的三款新品都搭載了小米自研的玄戒晶片。其中，小米15S Pro首發搭載玄戒O1處理器，定價5499元起。小米Pad 7 Ultra也搭載了玄戒O1處理器，不過最高主頻降低到了3.7GHz，定價5699元起。首發搭載玄戒T1的Xiaomi WatchS4「15周年紀念版」，在eSIM場景下可提供9天的超長續航，定價1299元。從三款新品的定價來看，並未因為搭載了小米花費巨資自研的玄戒晶片而出現價格的大幅上漲，反而依舊保持了非常高的性價比。顯然，小米希望依靠性價比來推動產品銷量的提升，從而逐步攤薄自研晶片所帶來的巨大成本壓力。未來自研SoC佔比有望持續增長根據Omdia的Smartphone Tech監測報告顯示：2024年小米智慧型手機改採用的SoC晶片全部依賴第三方供應商。其中，聯發科（MediaTek）佔據主導地位，其SoC晶片在小米手機中的採用率高達63%，成為最主要的晶片供應商；高通（Qualcomm）位居第二，供應佔比為35%，主要服務於小米的中端高端機型；紫光展銳（UNISOC）作為國產晶片代表，獲得了2%的供應份額。隨著小米首款自研旗艦SoC玄戒O1的推出和商用，如果後續能夠獲得市場的認可，那麼不排除小米在繼續迭代旗艦SoC的同時，也會推出面向中低端市場的自研SoC，並且會推動自研SoC晶片進入到智慧型手機、平板電腦以外的更廣泛的小米產品線當中。這無疑都將會推動小米持續減少對於外部SoC晶片的採用量。那麼，小米對於自研SoC晶片的內部採用比例是否會有一個長期的目標呢？雷軍對此均未透露。畢竟目前小米自研SoC才剛剛到達一個新起點，雖然玄戒T1的推出意味著小米在4G基帶上的突破，但5G基帶晶片仍是小米缺失的一環，而且由於技術難度和專利壁壘更高，預計未來幾年間內恐怕還難以解決。所以，小米很多晶片的供應仍將依賴於聯發科、高通等外部供應商，但可以預見的是，只要小米持續投入晶片研發，未來自研晶片的佔比一定會逐步增長。小米“造芯”11年站上“新起點”，未來10年將再投500億眾所周知，自研晶片是一項需要長期、大量資金及人力投入，且風險極高的複雜工程。小米CEO雷軍就曾表示，做晶片10億人民幣只是起跑線，可能10年時間才有結果，九死一生。這無疑是一場豪賭，成功則有望更上一層樓，失敗則不僅所有努力都將白費，甚至有可能讓自己元氣大傷。特別是對於手機終端廠商來說，自研晶片更多的是為了自身的業務服務，不太可能會將其賣給其他的終端品牌廠商，這也決定了其自研晶片的成功與否將會直接影響自身產品的銷量。即便晶片研發成功，性能表現符合預期，但如果市場不買帳，出貨量達不到足夠高的水平，可能連研發費用都覆蓋不了。從全球頭部的智慧型手機廠商來看，2024年出貨量排前二的蘋果、三星都擁有自研的手機SoC加持，不僅能夠更好地提升終端產品的競爭力和使用者體驗，也能夠進一步控制核心器件供應和採購成本。這也是它們能夠持續佔據全球前二的關鍵競爭力。目前，小米的已經是全球第三大智慧型手機廠商，2024年小米智慧型手機全球出貨量高達1.685億部。同時，小米的產品線還涵蓋了平板電腦、PC、智能家電、可穿戴裝置以及眾多的IoT裝置。顯然，小米自身對於晶片的需求是極為龐大的。不論是從供應鏈安全、自主可控、軟硬體一體化（與澎湃OS協同）、提升產品的差異化競爭優勢、提升使用者體驗、提升硬科技術實力、提升品牌影響力，還是從控制晶片採購成本角度考慮，自研SoC晶片都是極為關鍵的一環。對於這一點，雷軍其實很早就有預想到。早在2014年，小米就成立了晶片設計子公司松果電子，並於2017年2月28日，正式發佈了澎湃S1晶片，成為了當時全球第四家具備手機SoC晶片研發能力的手機品牌。但可惜的是，這款晶片由於孱弱的基帶能力（不支援聯通的3G、4G網路制式，也不支援電信的所有網路制式），並沒有在市場上獲得成功。隨後，澎湃S2研發也遭遇了多次流片失敗，使得小米暫時放棄了手機SoC的研發。2019年4月2日，小米集團宣佈將旗下的負責晶片設計的全資子公司松果電子團隊進行重組。根據當時小米的官方說法，松果電子部分團隊分拆組建新公司南京大魚半導體，將專注於半導體領域的AI和IoT晶片與解決方案的技術研發。大魚半導體將開始獨立融資，團隊集體持股75%，小米持股比例降至25%。而松果剩下的人員將繼續專注手機SoC晶片和AI晶片研發。不過，在松果電子重組之後，小米似乎完全停止了手機SoC的研發，進而轉向了例如ISP晶片（澎湃C系列）、快充晶片（澎湃P系列）、電池管理晶片（澎湃G系列）、訊號增強晶片（澎湃T系列）等相對簡單的手機外圍小晶片的自研。此後，手機SoC的缺失一直是雷軍的一個“芯病”。直到2021年初，雷軍宣佈造車的同時，內部決定重啟“大晶片”業務，重新開始研發手機SoC。“在4年半前重啟的時候，其實我們又討論了半年的時間，最後這個問題我們徹底想明白了，原因很簡單，如果小米想成為一家偉大的硬科技公司，晶片在我們必須攀登的高峰，也是我們繞不過去的一場硬仗。面對晶片這一仗，我們別無選擇。”雷軍在發佈會上回憶到。而這一次重啟“大晶片”研發，小米直接將目光瞄向了高端旗艦SoC。雷軍表示，小米深入總結第一次造芯的經驗教訓，發現只有做高端旗艦SoC，才會真正掌握先進的晶片技術，才能更好支援小米的高端化戰略。因此，小米在2021年重新成立了一家晶片設計子公司——上海玄戒技術有限公司，並且在首款旗艦SoC——玄戒O1立項之初，就提出了很高的目標：“要用最新的工藝製程、旗艦等級的電晶體規模、第一梯隊的性能與能效。”為了實現這一目標，小米制定了長期持續投資的計畫：“至少投資十年，至少投資500億，穩打穩紮，步步為營。”根據雷軍公佈的資料顯示，截至今年4月底，玄戒成立四年來（截至今年4月底）累計研發投入已經超過了 135億人民幣。目前，研發團隊已經超過了2500人，今年預計的研發投入將超過60億元。“可能大家看慣了幾百億、上千億的研發投入，決定這並不多，但實際上我們這個投入在國內能排到前三。晶片研發其實比大家想要要困難很多，特別是對於大晶片研發來說，不僅研發投入高，而且它生命周期短，一年一迭代，到第二年就貶值了。所以如果沒有足夠的裝機量，再好的晶片，也可能會賠錢，所以這就要求大晶片必須在一兩年內賣到上千萬顆，只有達到這個規模才能生存下去。……希望大家能夠理解小米堅持大晶片的研發需要多大勇氣和決心。”雷軍解釋道。回顧2017年雷軍發佈澎湃S1之時所說的，“做晶片可能10年時間才有結果”。自2014年小米開始自研晶片以來，時至今日已經整整11年的時間，終於推出了繼澎湃S1之後的第二款手機SoC晶片玄戒O1以及首款4G手錶晶片玄戒T1，不僅意味著小米在OS、AI、晶片三大底層技術的最後一塊拼圖得以補足，更是未來邁向硬核科技領軍企業的嶄新開端。“在硬核科技的探索的路上，小米是一個後來者，也是一個追趕。作為後來者，一開始肯定不完美，總會被嘲笑、被懷疑，這些都是意料之內的事情。但我相信這個世界終究不會是強者恆強，後來者總有機會！只要我們開始追趕，我們就走在了贏的路上。”雷軍非常有信心地總結說道。 (芯智訊)

2023年年底，時任英特爾CEO的帕特·基辛格說，Intel 18A製程是公司有史以來最大的賭注，但並不是把整個公司都押上去。到了2024年，基辛格又說起Intel 18A製程時，說是把整個公司都押注在了18A製程上了，越發重視18A。遺憾的是，直到2024年年底基辛格離職，Intel 18A都沒有取得理想中的進展。期間，只有AWS宣佈跟英特爾開展了為期多年、數十億美元的合作框架，除了讓英特爾定製至強處理器，還會用Intel 18A來生產AI fabric晶片。直到最近，一波又一波的好消息傳來……2025年4月，包括輝達、博通、智源科技、IBM等企業已經開始採用Intel 18A進行流片，5月初，與微軟和Google也傳出合作的消息。英特爾最近宣佈，Intel 18A預計將在2025年下半年實現量產爬坡，基於該製程節點的首款產品，代號為Panther Lake的下一代酷睿Ultra也將於下半年發佈。過去十多年裡，英特爾在晶片製造工藝方面逐漸被台積電和三星超越，失去了長期以來的領先地位。這對英特爾的核心競爭力，自己設計和自己製造高性能晶片的傳統技能造成了巨大打擊，也影響了其市場份額和盈利能力，生成式AI更讓英特爾雪上加霜。Intel 18A是英特爾四年五個製程節點計畫的最後一個節點，目標是在2025年左右重新奪回工藝技術的領先地位。台積電不是很領先嗎？Intel 18A就是英特爾用來跟台積電最先進工藝（2奈米等級）競爭的，甚至打算用它完成超越。英特爾投入了數百億美元用來做技術研發，還有新建晶圓廠。而18A是這些投資能否獲得回報的關鍵節點。市場和投資者都等著18A的好消息，離職的基辛格似乎也說明了，廣大群眾的耐心並不多。如果18A沒能按計畫實現其性能、功耗和成本上的目標，或者沒能按時大規模量產，英特爾將很難在先進製程上追趕競爭對手，其“再次偉大”的雄心將遭受重創。要想讓IFS獲得成功，吸引蘋果、輝達、AMD等頂級客戶，英特爾必須擁有業界領先的、可靠的製造工藝。所以，18A非常、非常、非常關鍵。最近一次見到英特爾的人，一提起18A，眼裡都像是有光一樣。英特爾官方消息說，與Intel 3相比，Intel 18A的每瓦性能預計提升15%，晶片密度預計提升30%。18A採用了兩項比較重要的新技術：RibbonFET（中文名請忽略-我記不住），可以提供比傳統FinFET更好的電晶體性能和更低的功耗。它不僅電流控制更精準，不容易漏電，晶片也就不容易發熱。同時，它在低電壓下也能工作得很好。總之，RibbonFET是能讓電晶體繼續變小變強的關鍵技術之一。另外一項技術叫PowerVia，這是一種背面供電技術，將供電網路挪到了晶片的背面，從而既最佳化供電、又提高功耗效能，也提高了電晶體的密度和性能。同時引入兩項新技術，技術挑戰和量產風險都非常高，所幸，現在一切還算比較順利。18A不僅要滿足英特爾自身產需求，更重要是它還承擔著英特爾向代工業務轉型的歷史使命。為此，英特爾新任CEO表示，我們需要與代工客戶建立信任。代工業務的成功不僅需要製程技術和製造能力，它更是一項建立在信任基礎上的客戶服務業務。英特爾需要在整個代工業務中樹立客戶服務的思維。每個代工客戶都使用不同的設計工具和方法，有著不同的風格。台積電憑藉第三方的中立身份跟很多客戶展開深入合作，而英特爾也通過將代工業務獨立營運，爭取更多信任的基礎。作為一家代工廠，英特爾需要確保製程技術能夠被各種客戶輕鬆使用，而每個客戶都有自己獨特的產品製造方式。為此，英特爾整加速採用行業標準 EDA工具和最佳設計實踐。這一套東西剛好是新一任CEO陳立武所擅長的。陳立武是一位經驗豐富的企業領導者，在半導體和EDA軟體行業有深厚的管理和資本運作背景。他擅長通過戰略投資與收購推動企業成長，或許，只有他才能推動英特爾代工業務成功轉型。我個人非常看好華人晶片大佬領導英特爾。不僅因為他非常熟悉晶片產業，而且熟悉的是亞洲晶片產業生態。我相信陳立武肯定知道我們所說的“卷”的文化，如果“捲起來”的英特爾能獲得更強的執行力，英特爾再次偉大就不是夢。 (雲體驗師)

歷史不會簡單的重複，但是歷史永遠都是押中相同的韻腳，只是不同的人經歷相同的事情罷了。行業生命周期、技術擴散周期、國家科技樹所在位置都很難發生變化，那麼很多大的範式轉移都很難發生變化。 短期判斷並不是那麼的可靠，中長期的是有很多確定性的東西一定會出現，因為這是產業經濟發展的規律，是競爭結果的相應規律，而這個背後又會有大的周期性在上面，是康波周期、國家生命周期，因為這些是決定了行業生命周期、技術擴散周期、科技樹所處的位置。 這一切的背後所蘊含的就是宏觀經濟十年左右的範式轉移，也是股票市場上的範式轉移。 做股票投資最高境界不是個股研究，而是做策略，在各種情況下的均衡，單獨看個股和公司還只是研究員等級，不能稱為做投資，而策略裡面最重要的是一個範式變化。

01 前沿導讀 據《紐約時報》報導，美國政府可能會在未來幾周內針對中國的傳統晶片生產啟動貿易調查。美國商務部長吉娜·雷蒙多 （Gina Raimondo）在12月7日的里根國防論壇上表示，中國正在補貼這些成熟製程的晶片，並將其傾銷到全球市場，建議應該提高對這些晶片的關稅。 02 中國晶片的優勢 雖然美國在先進晶片領域對中國企業進行圍追堵截，阻斷了EUV光刻機進入中國大陸市場，但是在成熟晶片領域，中國已經獲得了自主可控的技術裝置，並且實現了成熟晶片的國產化供應。

亞納米級半導體技術突破 韓國IBS團隊開發出亞納米級半導體邏輯電路技術，實現寬度小於1nm的一維金屬材料在二維電路中應用，作為超小型二維電晶體的柵極電極。該成果標誌著下一代半導體及基礎材料科學的重大突破，已發表於《Nature Nanotechnology》。 標題：“Integrated 1D epitaxial mirror twin boundaries for ultrascaled 2D MoS2 field-effect transistors” 震撼彈，小於1nm，重塑摩爾定律邊界