清晨六點，城市還未完全甦醒，我查看了“荒野心智觀察”昨晚一期視訊，於是，決定就近收集整理好荒野的相關視訊，編寫成為以下文字，帶大家走進HBM封裝的微觀戰場。 --- 第一部分：地基與高樓——HBM是什麼，以及它為何必須“站起來” 1.1 從V100講起：算力暴增倒逼的“頻寬革命”

第一步：回到原點——計算的本質是什麼？ 從物理學的角度看，所謂的 AI、ChatGPT、大模型，本質上只在做一件事： 讓電子在“計算單元（邏輯晶片）”和“儲存單元（記憶體）”之間來回跑動。 計算單元（GPU）： 負責對電子訊號進行加工（加減乘除）。

5月27-29日，無錫國際會議中心，“重構玻璃基板技術路線”iTGV2026國際玻璃通孔技術創新與應用論壇盛大啟動。作為提前場免費論壇——CoPoS技術峰會在5月27日為您呈現玻璃基板與面板級封裝的可落地的融合方案。 從CoWoS到CoPoS：先進封裝技術的物理極限挑戰與玻璃基板革命 在半導體產業的漫長征途上，封裝技術從來不是配角，而是決定AI、HPC與下一代運算效能的關鍵戰場。TSMC的CoWoS（Chip on Wafer on Substrate）技術，曾以矽中介層（Silicon Interposer）實現高密度2.5D異質整合，成功支撐NVIDIA H100、H200乃至Blackwell系列GPU的爆發式成長，讓數千億電晶體在單一封裝內高速互聯。然而，隨著AI晶片規模持續擴大，圓形晶圓的reticle尺寸限制（目前約3.3X至9.5X）已成為物理瓶頸。CoPoS（Chip on Panel on Substrate）應運而生，它將圓形矽中介層轉換為方形玻璃面板（Panel），尺寸可達310×310mm甚至更大，實現更高產能、更低成本與更高密度的3D IC整合。 這一轉變看似順理成章，卻在材料與製程層面遭遇兩大致命挑戰：材料熱脹冷縮導致的“翹曲”（Warpage）與膠體固化縮水造成的“晶片偏移”（Die Shift）。本文將深入剖析這兩大問題的成因、影響，以及產業如何通過玻璃核心基板、TGV（Through Glass Via）塞滿銅導通技術、Buffer Layer緩衝層與Nikon數位投影曝光機等創新解法，完成從CoWoS到CoPoS的華麗轉身。這些突破不僅是工程細節的堆疊，更是人類對物理極限的頑強徵服。

大家好我是佳螢😊4.25(日)美股持續受到美伊談判陷入僵局影響，加上科技股賣壓湧現，市場避險情緒明顯升溫，不過資金並未全面撤出，英特爾財報與展望雙優，凸顯科技股內部資金輪動仍在持續，中東地緣政治風險再度升高，美方對荷莫茲海峽採取軍事行動，引發市場對能源供應中斷的疑慮，推升國際油價走高，對全球通膨與企業成本形成潛在壓力，美股近期漲多後進入整理，法人態度轉趨保守，資金轉向具基本面支撐族群。美股震盪之際，台股上周五在電子權值股領軍下指數大幅走高，盤中大漲逾千點，再創歷史新高；指數開高走高，終場上漲1218點，收在38932點，距離3900點緊68點空間即將站穩；多頭氣勢強勁，台股價量齊揚，成交量突破一兆元大關，三大法人同步買超之下，多頭格局將繼續延續下去；台股在資金動能與AI長線題材支撐下，走勢明顯強於國際股市，台積電技術論壇後將帶動CPO、以及先進製程、半導體的概念股有機會表現。4.25(日)🏆經濟日報台股擂台賽最新戰報!【多空狙擊手】莊佳螢，榮獲周冠軍🥇，大盤一周+5.7%，【8155博磊】一周狂噴+37.3%🚀登上台股王頭版!不僅如此也遠勝大盤表現經濟日報冠軍股持續噴出!🚀🔶【3581博磊】狂噴+37.3%⊕⊕⊕🔶【6672騰輝電子-KY】+19.6%⊕⊕雙雙再創波段新高!通通驗證佳螢的選股冠軍實力!🏆🏆冠軍的話唯有精準的眼光才能判斷正確的方向最強飆股!🔶【3581博磊】狂噴+37.3%🚀受惠AI、HBM與高效能運算帶動先進封裝需求升溫，站穩後段設備供應鏈，近期營收在創高後維持高檔。此外，博磊隨記憶體供需吃緊與AI晶片擴產推進，帶動封裝與測試設備需求升溫，市場資金提前布局，推升股價維持強勢，多頭格局延續。本周布局https://pse.is/8z3vkd看完請點讚支持也歡迎分享唷!**歡迎大家分享最後這邊也要提醒大家正確的買賣點建議跟著佳螢積極操作才能夠掌握最佳的買賣點唷!!!另外佳螢要提醒大家如果你不是會員請自己負責自己的決定最後這邊也要提醒大家正確的買賣點建議跟著佳螢積極操作才能夠掌握最佳的買賣點唷!!!佳螢的選股有目共睹!驗證全國唯一 經濟日報九屆(季)冠軍佳螢選股實力🏆邀請你跟上佳螢一起撿【鑽石💎】想跟上飆股同步操作請私訊178https://lin.ee/qbIXuMw或撥☎️0800-66-8085更多的財經資訊歡迎加入佳螢的LINE社群~^_^LINE ID搜尋: @win1788 (@不可省略)若你是使用手機版https://line.me/R/ti/p/%40win1788(點擊網址就可以加入了)

個人網站https://winner16888.wordpress.com/Telegram：直接點擊加入https://t.me/winner168168加臉書好友或追踪https://www.facebook.com/li.jenny.142追蹤IG:https://www.instagram.com/stock_win178/追蹤threads：https://www.threads.com/@stock_win178TilK TOKhttps://www.tiktok.com/@jiaying178Youtube影音頻道 精彩解盤影片不容錯過!(記得按讚，訂閱並打開小鈴鐺)http://yt1.piee.pw/QAHKZ粉絲團:【股市期皇后】https://goo.gl/kN2VKT社團: 【多空狙擊手】https://goo.gl/doDc7b

人們對大型語言模型（LLM）的熱情高漲，正推動著人工智慧規模資料中心的爆炸式增長。新建的資料中心和規劃中的資料中心似乎如雨後春筍般湧現。伴隨這種建設熱潮而來的是巨大的壓力，人們需要更高的計算能力、更低的單次推理能耗以及更高的機架級可靠性。能夠提供如此高性能的伺服器主機板依賴於GPU、AI加速器和CPU。這些裝置已經從單個單晶片發展成為採用先進封裝技術組裝的多晶片系統。如今，催生多晶片系統的壓力也正促使這些元件變得更大、更熱、更複雜。對於這些系統級封裝 (SiP) 而言，資料中心營運商所關心的性能特徵（頻寬、延遲、功耗和可靠性）越來越不是由晶片本身決定，而是由承載、互連和冷卻晶片的先進封裝技術決定。這種壓力迫使先進封裝技術拿出可信的路線圖，以支援更多的晶片、更高的速度，並持續控制熱問題和機械問題。岔路口隨著路線圖逐漸清晰，我們越來越清楚地認識到，通往更強大未來的道路並非只有一條。相反，我們正面臨一個岔路口，前方有幾條截然不同的分支。每條分支都有其自身的優勢和劣勢。每條分支都會影響系統劃分以及後續GPU、加速器和CPU的供應鏈。系統設計人員必須瞭解各種選擇，並在設計規劃初期就做出考慮封裝因素的決策。本文對比了目前湧現出的四個極具競爭力的發展方向：1、擴展 CoWoS。2、過渡到 CoPoS，它是 CoWoS 的面板級扇出演化版本。3、推出玻璃芯面板基板。4、採用晶片-晶圓-平台-PCB（CoWoP）技術，無需有機基板。我們不會尋找唯一的贏家，而是會研究每個選項可能適用的場景，以及設計團隊如何在生態系統發展過程中保持選擇的靈活性。CoWoS：已驗證，但仍有侷限性如今，採用HBM技術的多晶片AI加速器主要基於晶圓襯底上的晶片（CoWoS）工藝建構。矽中介層在300毫米晶圓上採用傳統的前端和後端工藝製造。該中介層提供高密度重分佈層（RDL），用於在邏輯晶片和多個HBM堆疊層之間建立數千個細間距連接，以及用於將電源和訊號傳輸至有機襯底的矽通孔（TSV）。流程很簡單：晶片被放置並鍵合到中介層晶圓上，晶圓被切割成大型矩形中介層，圓形邊緣的廢料區域被丟棄。然後，晶片-中介層元件被安裝在高性能有機基板上——通常基於味之素增厚膜（ABF）——該基板用作粗焊層，並提供連接到PCB的焊球：頂部的散熱片和冷卻裝置完成整個堆疊結構。這種架構自然而然地產生了三種互連方式：1、片上佈線速度極快且密度很高。2、矽中介層上的互連速度稍慢，密度也較低。3、有機基板和PCB中的布線速度相對較慢且稀疏。系統架構師需要權衡這些領域——在晶片之間劃分功能，並決定那些訊號留在晶片上、那些訊號穿過中介層或那些訊號穿過基板——以滿足頻寬、延遲和功耗目標。CoWoS技術已投入生產多年，被認為是一項成熟且低風險的技術。它是當今大多數旗艦級AI加速器和高端網路ASIC的基礎。然而，首要的限制因素是中介層尺寸。在主流的CoWoS-S方案中，中介層的尺寸受限於光罩的曝光面積。目前的產品支援最大可達光罩尺寸三倍的中介層，約為2700平方毫米。超過這個大約2700平方毫米的範圍，則需要更複雜的方案，例如CoWoS-L或CoWoS-R，這會增加工藝複雜性和成本。第二個限制因素是幾何形狀。我們需要從圓形晶圓上切割出大塊的矩形晶片。即使經過精心的晶片拼接，晶圓邊緣區域仍有相當一部分無法用作可用的中介層。實際上，只有大約三分之二的理論晶圓面積能夠轉化為大尺寸、高品質的中介層晶片。最終得到的這項技術功能卓越，但資本密集且產能有限。代工廠已投入巨資提高CoWoS的產量，但人工智慧加速器和其他多晶片系統的需求仍在不斷增長。對許多項目而言，問題不在於CoWoS在技術上是否適用，而在於它能否以合適的產量、可接受的成本和令人滿意的進度交付。CoPoS：另一條道路一種擬議的後續技術是晶片封裝在基板上的面板封裝（CoPoS），這是一種面板級扇出封裝技術。從概念上講，CoPoS 將 CoWoS 的理念擴展到矩形面板而非圓形晶圓。根據供應商和工藝的不同，目前路線圖上的面板尺寸範圍約為 300 × 300 毫米到 500 × 500 毫米。從系統角度來看，主要優勢在於面積利用率。大型矩形器件可以自然地平鋪在矩形面板上，其死區面積遠小於圓形晶圓。對於接近 CoWoS-S 極限的超大型 AI 封裝而言，這額外的可用面積可以直接轉化為每個載體上更多的封裝，以及每平方毫米“有效”中介層或扇出區域更低的成本。基於有機或玻璃載體的面板工藝已經實現了線間距在 3–5 µm 範圍內的重分佈層，並且研發工作正朝著更精細的幾何尺寸邁進。雖然這還不如最先進的矽中介層布線那樣激進，但如果精心選擇凸點間距和介面寬度，對於許多基於邏輯的 HBM 拓撲結構來說已經足夠了。權衡之處在於成熟度。CoPoS 需要新的工具、新的材料處理方法和新的良率學習。公開的路線圖和行業報告顯示，試點生產線預計將在本十年中期投入使用，而大規模生產則預計在本十年末期實現。這使得 CoPoS 成為一種中期選擇：對於需要大扇出面積且能夠將產品發佈窗口與該時間表相匹配的設計而言，它具有吸引力；但對於近期高風險的旗艦產品而言，它目前還無法直接替代。玻璃芯面板：基材升級與此同時，基板行業正在研發玻璃芯面板基板。與有機芯材相比，玻璃具有以下幾個吸引人的特性：1、優異的尺寸穩定性和較低的翹曲度，有助於大尺寸面板的對齊和產量。2、低介電損耗，對於多千兆位元和數十千兆位元鏈路意義重大。3、核心兩側可採用細間距 RDL，並可通過玻璃通孔 (TGV) 連接它們。裝置和材料供應商已公佈了玻璃基板的路線圖，其線寬/間距正逐步縮小至微米級，面板尺寸也與面板級扇出尺寸類似。實際上，玻璃芯材可以將類似中介層的布線密度引入基板本身。對於系統和晶片設計人員而言，玻璃材質開啟了多種應用場景：1、通過將更多布線轉移到玻璃芯中，減少或消除某些 2.5D 元件中對單獨的矽中介層的需求。2、在玻璃核心上結合面板級扇出，可以建構非常大的 AI 或網路封裝，而不會使 CoWoS-S 超出其舒適範圍。3、在封裝等級上為晶片、SerDes 或射頻功能啟用低損耗、高頻路徑。玻璃芯並非免費升級。它需要不同的成型工藝、處理和加固方式，以及新的檢測策略。現有的有機芯生產線已基本攤銷完畢，對許多產品而言仍具有吸引力。實際上，玻璃芯很可能首先出現在高端、頻寬需求最高的系統中，然後隨著產量增長和成本下降，逐步推廣到更廣泛的市場。CoWoP: Collapsing Package and Board在四種方案中，晶片封裝在晶圓上並置於平台PCB上（CoWoP）是最具顛覆性的。與將矽中介層或扇出元件安裝在有機封裝基板上不同，CoWoP 將整個結構直接連接到高密度印刷電路板上（圖3）。ABF或BT基板從堆疊結構中消失。為了實現這一點，PCB必須變得更像基板。這需要線寬/間距在15-20微米範圍內的超高密度互連（Ultra-HDI）板，需要多次層壓工藝，以及精心設計的材料來控制翹曲和熱膨脹係數（CTE）。這與目前主流的伺服器主機板相比還有很大的提升空間，但隨著PCB技術的進步，這並非遙不可及。如果CoWoP技術能夠在直接安裝到電路板上的大型中介層或扇出元件上實現穩定的良率，那麼它將帶來顯而易見的優勢：更少的層數、更少的組裝步驟，以及更短的從晶片到系統的路徑。此外，它還能將更多的價值和創新機會轉移到PCB製造商手中，從而有可能改變先進封裝供應鏈的結構。CoWoP的風險在於，它將多個極具挑戰性的問題——精細PCB製造、大尺寸電路板的平整度、大電流供電以及先進的檢測技術——壓縮到一個單一且高度整合的解決方案中。目前，它仍更接近概念和早期演示階段，而非大規模生產階段。設計人員應將其視為一種長期選擇，而不是CoWoS或CoPoS的直接替代方案。選擇道路，沒有單一的贏家鑑於這些不同的選擇，人們很容易問那一種會“勝出”。但更現實的觀點是，這四種選擇將共存，各自服務於不同的市場領域：1、當必須最大限度地降低進度和技術風險時，CoWoS 仍然是旗艦級 AI 加速器和高端網路 ASIC 的默認選擇。2、當面板級流程在生產中得到驗證且產能到位時，CoPoS 對於超大型、高頻寬封裝就具有吸引力。3、玻璃芯面板可作為基板的升級途徑，在某些應用中可以補充或部分取代矽中介層。4、一旦超高密度互連PCB製造和檢測技術成熟，CoWoP最終可能會為批次系統提供一條簡化、經濟高效的途徑。大多數公司不會把所有賭注都押在單一業務上。相反，它們會進行業務多元化佈局：1、在面板級替代方案明確準備就緒之前，產品堆疊的頂端仍將使用 CoWoS。2、中端加速器和專用資料中心晶片更早地遷移到 CoPoS 或玻璃芯基板，在這些晶片中，封裝成本比絕對互連密度更為關鍵。3、一旦電路板生態系統能夠支援，邊緣人工智慧、消費電子和汽車產品就會探索類似 CoWoP 的流程，利用更簡單的組裝和更薄的堆疊。設計團隊實用指南隨著生態系統的演變，建築師和實體設計師可以通過一些務實的措施來減少未來的痛苦：介面設計應考慮封裝特性，但不要侷限於特定封裝：平面圖、凸點圖和介面間距的設計應同時支援基於中介層和面板級基板，而無需完全返工。避免僅適用於單一工藝的假設。儘早模擬多種堆疊方案：CoWoS、CoPoS、玻璃芯和CoWoP 各自都會改變熱路徑、機械性能和供電網路。對幾種候選堆疊方案進行系統級分析，可以在最終確定封裝方案之前，揭示那些方案可行以及真正的瓶頸可能在那裡。在整個供應鏈中建立並維護良好的關係：晶圓代工廠、OSAT廠商、基板製造商、面板製造商和PCB供應商的發展速度各不相同。產能獲取和早期資訊往往比產品路線圖上的品牌標識更為重要。廣泛的合作夥伴網路能夠讓設計團隊在技術和需求不斷變化時擁有更大的靈活性。先進封裝不再僅僅是後端細節，而是系統架構、成本結構和產品上市時間的核心組成部分。好消息是，我們的選擇越來越多，而不是越來越少。如果我們能在設計時充分考慮這些選擇，並保持路線圖的靈活性，那麼即將到來的岔路口將成為我們實現差異化的契機，而不是阻礙創新的瓶頸。 (半導體行業觀察)

什麼是CoWoS？CoWoS是台積電獨創的一種先進封裝技術，全稱為 Chip-on-Wafer-on-Substrate（晶片-晶圓-基板）。簡單來說，它不是一種晶片製造技術（比如5奈米、3奈米），而是一種將不同晶片“組裝”在一起的高級方法。你可以把它想像成：傳統方法是把晶片像獨立的零件一樣焊在主機板上，而CoWoS則是在一個微型的“高科技托盤”上，把多個高性能晶片緊密地封裝在一起，形成一個功能強大的“超級晶片”。它屬於2.5D封裝技術。2D封裝傳統的，一個晶片封裝在一個基板上。3D封裝將多個晶片直接垂直堆疊起來（例如快閃記憶體晶片）。2.5D封裝 (CoWoS就是)將多個晶片水平放置在一個 közbenső層（Interposer）上，然後再整體封裝到基板上。這個 közbenső層是關鍵。CoWoS 的核心結構與工作原理CoWoS這個名字本身就揭示了它的三層結構：Chip (晶片)：頂層的核心部件。通常包括一個或多個邏輯晶片（如GPU、CPU、ASIC）和多個高頻寬記憶體（HBM，High-Bandwidth Memory）。例如，NVIDIA的H100 GPU就是將一個大的GPU邏輯晶片和幾顆HBM記憶體放在一起。Wafer (矽中介層 - Silicon Interposer)：這是CoWoS技術的靈魂。它是一塊非常薄的矽片，上面刻有極其精密的線路。它的作用像一個“超高速立交橋”，讓頂層的邏輯晶片和HBM記憶體之間可以進行超高密度、超高頻寬的資料交換。為什麼需要它？如果直接把GPU和HBM放在傳統的PCB基板上，它們之間的距離會很遠，線路也很粗，資料傳輸速度慢、延遲高、功耗大。而矽中介層上的線路間距可以做到微米級，比基板小幾個數量級，從而實現了極短、極快的連接。Substrate (基板)：最底層的載體。矽中介層的尺寸非常精密，無法直接銲接到電腦主機板上。基板的作用就是扮演一個“轉換器”，將中介層上微小的引腳（Micro-bumps）連接轉換成尺寸更大的焊球（BGA Balls），以便最終能安裝在普通的PCB電路板上。整個流程就像：將高性能的晶片（Chip），通過微小的焊點安裝在佈滿高速公路的矽中介層（Wafer）上，再將這個整體封裝到一個基板（Substrate）上，最終形成一個可以被使用的完整晶片產品。CoWoS 的主要優勢極高的頻寬和極低的延遲這是CoWoS最核心的價值。通過矽中介層，GPU等計算核心可以和HBM記憶體實現數TB/s的超高頻寬，這是AI訓練和推理所必需的，能有效解決“記憶體牆”問題。異構整合 (Heterogeneous Integration)CoWoS允許將不同工藝、不同功能、甚至不同廠商的晶片（Chiplets）整合在一個封裝內。例如，邏輯晶片可以用最先進的3nm工藝來追求性能，而I/O晶片可以用較成熟的工藝來控製成本。這打破了“所有功能必須整合在單一晶片上”的限制，延續了摩爾定律的精神。功耗更低因為晶片間的連接距離被縮短到微米級，訊號傳輸所需的能量大大減少，從而降低了整體功耗。尺寸更小相比於在主機板上分散佈置多個晶片，CoWoS將它們整合在一起，大大縮小了最終產品的尺寸和主機板面積。CoWoS 的技術演進和不同版本為了應對不同的成本和性能需求，台積電發展出了一個CoWoS家族：CoWoS-S (Silicon Interposer)：最經典、性能最高的版本，使用完整的矽中介層。NVIDIA的A100/H100/H200/B100等頂級AI晶片都採用這種技術。缺點是成本非常高昂，因為需要一大塊高精度的矽片。CoWoS-R (RDL Interposer)：這是一個更具成本效益的方案。它使用有機材料和重布線層（RDL, Re-Distribution Layer）來代替昂貴的矽中介層。性能略低於CoWoS-S，但成本優勢明顯，適用於對成本更敏感的應用。CoWoS-L (LSI & RDL Interposer)：這是最新的混合型方案。它結合了CoWoS-S和-R的優點，在一個有機基板中嵌入了多個小塊的本地矽橋（LSI, Local Silicon Interconnect）。這些矽橋只在需要超高密度互連的關鍵區域使用（例如連接邏輯晶片和HBM），其他區域則使用成本較低的RDL。這在性能和成本之間取得了很好的平衡，被認為是未來的一個重要方向。主要應用領域與市場影響AI 加速器 / 資料中心GPU這是CoWoS的“殺手級應用”。沒有CoWoS，就沒有今天NVIDIA A100/H100等AI算力霸主。AMD的Instinct系列AI加速器也同樣依賴此技術。高性能計算 (HPC)用於超級電腦和科學計算的處理器。高端網路晶片用於資料中心的高速交換機和路由器。高端FPGA可程式設計邏輯晶片也用它來整合HBM和高速收發器。由於AI需求的爆炸式增長，對CoWoS產能的需求也急劇飆升，導致台積電的CoWoS產能一度成為全球AI供應鏈最關鍵的瓶頸之一。台積電也為此投入巨資，在全球範圍內（尤其是在台灣）瘋狂擴建CoWoS封測廠。台積電的CoWoS技術是後摩爾定律時代，通過系統級創新延續晶片性能增長的關鍵使能者。它通過2.5D封裝的形式，實現了晶片間的超高頻寬互聯，完美滿足了AI、HPC等應用對海量資料搬運的需求。可以說，CoWoS不僅是台積電領先全球的護城河之一，更是整個AI產業發展的基石。 (葉檸風Mireille)