算力需求大爆發時期，傳統的晶片產業發展邏輯已經發生變化： 產業發力焦點已經從過去聚焦於單項環節的技術能力突破，轉向產業縱深協同發力，進而推動半導體系統性整合能力的全面提升。 圍繞系統級最佳化的技術突破正在發生。 華為近期提出的“韜定律”（τ定律），就是跳出了單純依賴製程微縮的傳統思路。這一理念與產業界正在探索推進的3D封裝、玻璃基板、光電融合等技術路線也高度契合。

在 2 奈米及以下工藝水平，摩爾定律意味著更多，但更多也意味著更少。 理論上，在光刻膠大小的晶片上整合的電晶體越多，晶片處理資料以及在儲存器和晶片之間來回傳輸資料的速度就越快。但理論與現實正在出現偏差。 從歷史上看，實現這一目標的最佳方法是縮小電晶體、導線和儲存單元的尺寸。但在 2 奈米及以下製程工藝下，這種方法面臨嚴峻挑戰。導線非常細，導致 RC 延遲成為一個重大難題。作為快取主要手段的 SRAM 尺寸縮小，在數字邏輯電路的縮小方面遠遠落後。這反過來又限制了單個光罩大小的晶片上可容納的儲存容量。此外，由於工藝偏差，在晶圓廠中實現相同的良率也變得更加困難，因為工藝偏差可能出現在數百甚至數千個插入點以及製造過程中使用的數十種工具上。 任何製造工藝都存在一定程度的偏差，但在2奈米製程中，偏差的程度及其成因都在增加。由於金屬層和襯底越來越薄，容易發生翹曲，導致凸點無法完全連接；此外，為確保晶片可靠性而需要的數十道工序也可能削弱或損壞脆弱的互連結構或材料。晶片製造裝置本身存在偏差，原材料和晶圓也同樣如此。其結果是，雖然晶片上的電晶體和互連數量更多，但缺陷率也更高。成本上升，良率下降。

引言：算力即能力，晶片定生死 從最初的“市場空白”到如今“多點突破”，國產 AI 晶片正處於從"可用"向"好用"邁進的關鍵爬坡期。 01. 發展歷程：從“追跑”到“並跑” 國產 AI 晶片的探索之路，是中國硬科技突圍的縮影。

“如果‘韜定律’能像摩爾定律那樣被全球產業廣泛遵循，那將是件非常了不起的事。”面對鏡頭，褚君浩語氣平和。在他身後，滿牆的書籍彰顯著這位中國科學院院士六十餘年來對科研的堅守。 近日，華為“韜定律”刷屏，在全網熱議這場半導體“範式革命”之際，半導體物理界的權威、被視為中國紅外物理“活化石”的褚君浩接受了《每日經濟新聞》（以下簡稱NBD）記者專訪。 提及褚君浩，就繞不開國際公認的“CXT公式”。它宛如一套“精準導航系統”，使科研人員無需再進行試錯，極大地節省了時間與成本。而該公式中的“C”，正是以褚君浩名字的首字母命名的。 早在16歲那年，褚君浩就在筆記中寫下少年誓言：在定律的隊伍中要有中國人的名字。如今，華為“韜定律”的提出，恰恰是對那個時代願望的迴響。

破局“後摩爾時代”與“Token危機”：國產算力的軟硬協同與底層重構 人工智慧與具身智能在過去兩年高歌猛進，然而在其繁榮的表象之下，一堵由物理規律和經濟成本砌成的技術之牆正悄然迫近。具身智能裝置的規模化落地導致全網Token（詞元）需求量迎來指數級爆發，傳統的按Token付費模式與資料離散化拆解，正在讓大模型的運行成本逼近物理上限。行業內部，甚至出現了“Token必須死”的激烈論調。 面對算力高耗能、視訊記憶體頻寬受限、先進製程被外部卡脖子的多重圍城，中國硬科技產業正徹底告別單純“堆晶片”的線性思維。一條從底層理論重構、系統架構創新，到軟硬協同調優的差異化進階路徑，正在後摩爾時代強行破局。 * 配圖由AI生成、 僅作意境表達

企業發佈新產品的事情見過很多了，但企業發佈新定律的事情我還是頭一回見。 2026年5月25日，華為正式發佈了韜（τ）定律，提出以“時間微縮”替代“幾何微縮”的研發思想，顛覆了晶片行業的發展理念，是中國在全球半導體領域首次提出指導產業發展的新原則。 這個定律的威力之大足以顛覆摩爾定律，西方的晶片企業不管願不願意，未來都必須得跟隨，也必須這麼搞，沿著這條技術路線進行研發。 根據華為這次公開宣佈的資料，其準備在今年秋季，也就是幾個月後發佈的新款手機，其晶片的電晶體等效密度將達到238 MTr /平方毫米，約等於台積電3納米的工藝水平。

華為技術 | 戰略前沿 半導體演進的新路徑 從幾何縮放到時間縮放 六年、381款晶片——華為如何在物理極限邊緣找到下一條路

🔷過去十年拼的是電晶體數量，未來十年拼的是系統級整合能力 🔷先進封裝正在從“製造環節”升級為半導體產業核心戰場 最近這兩年，我越來越明顯地感受到，半導體行業正在發生一次“底層邏輯”的變化。 以前大家拼的是誰的製程更先進、電晶體更多，但現在，那怕進入3nm、2nm時代，整個行業卻開始越來越頻繁地提到另一個詞——Chiplet。